[发明专利]电压控制振荡电路

权利要求书

1.一种差动环形振荡器型的电压控制振荡电路，具有多个差动延迟元件，该差动延迟元件具有一对差动输入端子、一对差动输出端子、及偏压输入端子，其中上述一对差动输入端子被输入彼此反相的时钟信号，所述电压控制振荡电路中，在上述差动输入端子及差动输出端子中级联连接上述多个差动延迟元件，通过施加到上述偏压输入端子的偏压来控制流入到上述差动延迟元件中的电流量，从而控制上述时钟信号的延迟量，该电压控制振荡电路的特征在于，还具有：

相位检测部，与上述多个差动延迟元件中的一个检测用差动延迟元件的上述差动输出端子连接，通过比较上述差动输出端子的输出电压、及被设定为检测异常动作的电压的参考电压，检测异常振荡并输出检测信号；和

交叉耦合电路，设置在各个上述差动延迟元件中并且与上述相位检测部连接，当输入上述检测信号时，放大上述一对差动输出端子之间的电位差。

2.根据权利要求1所述的电压控制振荡电路，其特征在于，

上述相位检测部具有差动元件，上述差动元件具有一对差动输入端子及短路的一对差动输出端子，上述差动元件的上述一对差动输入端子分别和上述检测用差动延迟元件的一对差动输出端子连接，

上述相位检测部还具有：

比较器，比较上述短路的一对差动输出端子的电压和参考电压；和

计时电路，以上述比较器输出的脉冲作为触发，仅在设定的期间输出上述检测信号。

3.根据权利要求1所述的电压控制振荡电路，其特征在于，

上述相位检测部具有第一及第二差动元件，上述第一及第二差动元件分别具有一对差动输入端子及短路的一对差动输出端子，上述多个差动延迟元件中相当于偶数号的二个检测用差动延迟元件的上述差动输出端子的一个分别与上述第一差动元件的上述一对差动输入端子连接，上述多个差动延迟元件中相当于奇数号的二个检测用差动延迟元件的上述差动输出端子的一个分别与上述第二差动元件的上述一对差动输入端子连接，

上述相位检测部还具有：

比较器，比较上述第一及第二差动元件的上述短路的一对差动输出端子的电压和参考电压；和

计时电路，以上述比较器输出的脉冲作为触发，仅在设定的期间输出上述检测信号。

4.根据权利要求2或3所述的电压控制振荡电路，其特征在于，

具有参考电压生成电路，该参考电压生成电路具有差动元件，该差动元件具有一对差动输入端子及短路的一对差动输出端子，上述一对差动输入端子的一个与电源连接，另一个与输出电压的最低电压连接，从上述电源的电压减去将从上述电源的电压减去上述最低电压后的值乘以1/2得到的电压，并将最终获得的值作为上述参考电压输出。

5.根据权利要求1所述的电压控制振荡电路，其特征在于，

上述差动延迟元件具有：

第一NMOS晶体管，其漏极经第一负荷与电源连接，栅极与上述一对差动输出端子的任意一个连接；

第二NMOS晶体管，其漏极经第二负荷与电源连接，栅极与上述一对差动输出端子的任意一个连接；和

第三NMOS晶体管，其源极接地，漏极与上述第一及第二NMOS晶体管的源极连接，在栅极施加第一偏压。

6.根据权利要求5所述的电压控制振荡电路，其特征在于，

上述第一及第二负荷分别通过将二极管连接的第一PMOS晶体管、及在栅极施加了第二偏压的第二PMOS晶体管并列连接而形成。

7.根据权利要求5所述的电压控制振荡电路，其特征在于，

上述交叉耦合电路具有：

第三PMOS晶体管，其漏极与上述一对差动输出端子的一个连接，在栅极施加上述检测信号；

第四PMOS晶体管，其漏极与上述一对差动输出端子的另一个连接，在栅极施加上述检测信号；

第五PMOS晶体管，其源极与电源连接，栅极与上述一对差动输出端子的另一个连接，漏极与上述第三PMOS晶体管的源极连接；和

第六PMOS晶体管，其源极与电源连接，栅极与上述一对差动输出端子的一个连接，漏极与上述第四PMOS晶体管的源极连接。