[发明专利]与高压垂直晶体管集成的感测FET

说明书

技术领域

本公开涉及半导体器件、器件结构和用来制作高压或功率晶体管器件的工艺。

背景技术

电流感测场效应晶体管，通常被称作感测fet，在其中精确电流感测可以为控制和过电流保护提供信息的应用中已经被广泛使用许多年。感测场效应晶体管通常构成更大的、主电流运载半导体器件的小部分或晶体管部分。例如，在常规的绝缘栅场效应晶体管(MOSFET)器件中，感测场效应晶体管可以包括主器件的沟道区的小部分。在操作中，感测场效应晶体管可以采样更大器件的沟道电流的小部分，由此提供流过主晶体管器件的电流的指示。感测场效应晶体管和主器件通常共享公共漏极和栅极，但是均具有单独的源电极。

在半导体领域中高电压场效应晶体管(HVFET)已是公知的。很多HVFET采用的器件结构包括延伸漏极区，当器件处于“截止”状态时，该延伸漏极区支持或阻断所施加的高电压(例如几百伏)。在常规的垂直HVFET结构中，半导体材料的台或柱形成用于导通状态中的电流的延伸的漏极或漂移区。在衬底顶部附近、与台的侧壁区域相邻地形成沟槽栅极结构，在台处将本体区设置在延伸漏极区上方。向栅极施加适当的电压电势沿着本体区的垂直侧壁部分形成导电沟道，使得电流可以垂直流过半导体材料，即，从设置源极区的衬底顶表面向下流到设置漏极区的衬底底部。

存在的一个问题是被设计用于供常规MOSFET使用的现有技术感测FET通常由于形成隔离沟道和漂移区的柱的深沟槽而不可用于供垂直功率晶体管结构使用。

发明内容

根据本发明的一个实施例，提供一种半导体器件，包括：主垂直晶体管，其包括：第一导电类型的衬底；设置在衬底之上的半导体材料柱，所述柱具有宽度和沿第一横向延伸的长度，第一源极区包括设置在所述柱的顶表面处或附近的第一导电类型的一个或多个区域，第二导电类型的本体区被设置在第一源极区下面的柱中，第一导电类型的延伸漏极区被设置在本体区下面的柱中；分别设置在柱的相对侧的第一和第二介电区域，第一介电区域被柱横向包围，并且第二介电区域横向包围所述柱；分别设置在第一和第二介电区域中的第一和第二场板；分别设置在邻近本体区的柱的顶表面处或附近的第一和第二介电区域中的第一和第二栅极元件，所述第一和第二栅极元件通过具有第一厚度的栅极氧化物与本体区分开；感测晶体管，其包括：设置在柱的顶表面处或附近的第一导电类型的第二源极区，第二源极区沿第一横向借助延伸到柱的顶表面的本体区的区域与第一源极区分开，其中感测晶体管用来采样在主垂直晶体管中流动的电流的小部分。

根据本发明的一个实施例，提供一种半导体器件，包括：主垂直场效应晶体管(FET)；以及感测FET，主垂直FET和感测FET都形成在形成在第一导电类型的衬底上的半导体材料柱上，所述柱具有宽度和沿第一横向延伸的长度，第一和第二介电区域设置在柱的相对侧，第一和第二栅极元件分别设置得邻近在柱本体区的顶表面处或附近的第一和第二介电区域中的柱，主垂直FET和感测FET两者共享形成在衬底之上的柱中的第一导电类型的延伸漏极区，第一和第二栅极元件也通常被主垂直FET和感测FET共享；主垂直FET进一步包括：设置在延伸漏极区上的柱中的第二导电类型的第一本体区；以及设置在柱的顶表面处或附近的第一源极区，所述源极区借助第一本体区与延伸漏极区垂直分开；感测FET进一步包括：设置在延伸漏极区上的柱中的第二导电类型的第二本体区；以及设置在柱的顶表面处或附近的第二源极区，所述第二源极区借助第二本体区与延伸漏极区垂直分开，第二源极区与第一源极区沿第一横向分开并且电隔离，其中感测FET用来采样在主垂直FET中流动的电流的小部分。