[发明专利]基于表决的优先排队仲裁系统总线控制方法

说明书

技术领域

本发明涉及一种通过表决器仲裁优先排队的系统总线控制方法。

背景技术

传统计算机的软件或硬件一旦出现故障，不但系统的正常运行会受到影响，计算机中存储的重要数据也可能会遭受损失。TMR(Triple ModuleRedundancy)容错计算机作为一种软硬件相结合的三模冗余结构计算机，具有较高的工作可靠性，因此在一个系统中TMR容错计算机一般都担任中央数据管理的功能，称为中央终端CTU。传统的主机对一个SSD(固态存储器)的访问多采用通过总线直接访问SSD的策略，如果多个主机同时访问SSD时容易造成系统总线堵塞，导致系统资源下降。

发明内容

本发明为解决传统的主机对SSD的访问多采用通过总线直接访问SSD的策略容易造成系统总线堵塞、冲突而导致系统资源下降的问题，提供一种基于表决的优先排队仲裁系统总线控制方法。本发明由以下步骤实现：

步骤一、TMR容错计算机的一号子计算机、二号子计算机和三号子计算机分别以软硬方式进行子计算机内部的自我故障检查和对其它子计算机的故障检查，并将故障检测的结果送入仲裁模块，所述每个子计算机都包括CPU和表决电路，每个子计算机的表决电路以及三个子计算机之间都通过信号线及总线连接；

步骤二、仲裁模块根据每个子计算机的表决电路传送的故障检测结果对每个子计算机进行优先排队仲裁，默认的优先排队访问SSD的仲裁策略是一号子计算机的优先权最高、二号子计算机次之、三号子计算机的优先权最低；

步骤三、仲裁模块根据仲裁结果将获得优先排队权的子计算机和SSD之间的通道打开，使该子计算机可以通过总线访问SSD。

有益效果：本发明通过表决及优先仲裁模块实现三个子计算机对SSD的优先排队访问，实现了三个子计算机分时访问SSD，并且三个子计算机分别可以对SSD进行读写操作，具有方便灵活、便于检测、调试以及程序改动等特点。

附图说明

图1是本发明通过通道4与SSD的连接结构示意图。

具体实施方式

具体实施方式一：参见图1，本实施方式由以下步骤实现：

步骤一、TMR容错计算机的一号子计算机A、二号子计算机B和三号子计算机C分别以软硬方式进行子计算机内部的自我故障检查和对其它子计算机的故障检查，当某个子计算机的表决结果为永久错或超时错时，输出信号有效为低电平，并分别向其它两个子计算机输送，然后再将故障检测的结果送入仲裁模块3，所述每个子计算机都包括CPU 1和表决电路2以及三个子计算机之间通过信号线及总线连接，逻辑上安排为：一号子计算机A的串口输出连到二号子计算机B的一号串口输入及三号子计算机C的二号串口输入，二号子计算机B的串口输出连到三号子计算机C的一号串口输入及一号子计算机A的二号串口输入，三号子计算机C的串口输出连到一号子计算机A的一号串口输入及二号子计算机B的二号串口输入，构成了三个子计算机的广播通信方式；

步骤二、仲裁模块3根据每个子计算机的表决电路2传送的故障检测结果对每个子计算机进行优先排队仲裁，三个子计算机对总线的优先占用权可定为由一号至三号依次降低，即当三个子计算机都无故障时一号子计算机A占用总线，当一号子计算机A出现故障时二号子计算机B占用总线，当一号子计算机A和二号子计算机B都出现故障时三号子计算机C占用总线，并且三个子计算机对总线的优先占用权也可以通过软件进行修改；

步骤三、仲裁模块3根据仲裁结果将获得优先排队权的子计算机和SSD之间的通道4打开，使该子计算机可通过总线访问SSD，当表决电路2将一个表决结果送入仲裁模块3时，根据预先设定的仲裁规则确定三个子计算机对总线的优先占用权，当仲裁模块3对三个子计算机的表决结果为瞬时、永久或超时错故障时，故障信号有效为低电平，用此信号向优先级低的子计算机的排队器输出，连接到低优先级子计算机排队器的输入端构成优先链路，当一号子计算机A占总线时，封锁二号子计算机B和三号子计算机C；当一号子计算机A放弃总线，二号子计算机B占用总线时，封锁三号子计算机C；当一号子计算机A和二号子计算机B均不占总线时三号子计算机C才能占用总线，获得优先排队权的子计算机的CPU 1通过通道4对SSD进行访问，在同一时刻只有一个子计算机占用总线，即SSD是与表决电路2的表决以及仲裁模块3的仲裁同步运行。