[发明专利]组件化时钟精确的多核体系模拟器的实现方法

说明书

技术领域

本发明涉及多核体系结构模拟器，特别是涉及一种组件化时钟精确的多核体系模拟器的实现方法。

背景技术

而且随着处理器主频的提高，处理器的功率消耗升高的更快。例如一个主频在2GHz以上的处理器，其功率消耗已经达到了近100W，这已经是风冷散热技术的极限。如果继续增加处理器的主频，处理器很可能由于散热过大而无法运行。一方面是对处理器性能提升的迫切需求，一方面是目前的提升处理器性能方式遇到瓶颈。面对这种尴尬的境地，各大处理器厂商都开始积极的寻找新的提升处理器性能的方法。

在这样的背景下，多核处理器技术应运而生。多核处理器的基本思想就是通过多个低主频的处理器替代一个高主频的处理器。

从物理结构上讲，多核处理器技术就是在同一块硅片上集成多个处理器核心，在实际运行中他们协同工作，以达到性能倍增的目的。已经发布的多核处理器很多，比如IBM公司的Power4芯片，它首先使用了两个独立的处理核心，高端的Sun Microsystems也使用了多核心的处理芯片。Intel继Itanium 2之后，公布了代号为Tanglewood的下一代Itanium发展计划，这款全新的Itanium芯片最高将包含16颗独立的处理器，加上超线程技术，这款处理器能够处理高达32个线程。

随着处理器性能的提高，处理器的结构也更加复杂，使得设计者在设计一款高性能处理器时需要进行仔细地权衡，不可能再仅仅凭借经验、直觉。模拟器可帮助设计者评估各种设计方案，迅速的选定合理的方案。因此在现代处理器结构设计过程中，模拟器的地位显得越来越。

时钟精确模拟是一个性能模拟器的主要特征。只有能够对系统的行为进行精细的模拟才能反应出系统设计中各种各样的问题，从而为设计的改善提供有价值的依据。

在模拟器上进行硬件设计和研究省去了要把硬件设计通过硬件实现后才能进行测试的麻烦和成本。传统的硬件设计和解决方案设计的一个设计周期流程是首先进行结构设计，通过FPGA实现，再进行各项性能的测试，最后再针对测试中发现的问题，进行设计改良。其中对硬件的测试环节要花费大量的时间和精力。对于硬件的每一点改动都要重新对其进行实现才能对它的性能进行继续的测试。这是很繁琐，很耗费时间的事情。如果用软件来实现对硬件设计的测试就会节约很多时间和精力。

相对于硬件，软件更加灵活，每次修改只要重新编译就能继续进行测试，使得测试更加便捷。如此可以先用模拟器对已有的硬件体系进行测试和修改，得到一个相对满意的设计方案时，再用硬件实现，进行测试，这样就能大大缩减体系结构的设计周期。

与通过硬件描述语言来实现硬件设计再利用逻辑综合软件进行综合分析相比，用模拟器来实现硬件的设计不仅能描述每个时钟周期硬件输入输出的波形情况，还可以对硬件的运行情况，如处理器的吞吐量、缓存的使用情况、总线的空闲情况等信息进行统计；同时设计者还可以根据自己的需求来添加对硬件运行情况的统计信息，从而使硬件设计的测试具有更大的灵活性和可扩展性。

发明内容

本发明的目的在于提供一种组件化时钟精确的多核体系模拟器的实现方法。

本发明解决其技术问题采用的技术方案如下：

1)体系结构组件化：

根据功能对多核体系结构进行划分，划分后由五个部分组成：主处理器核、多个辅助处理器核、处理器总线、内存控制器和内存；

2)组件接口设计：

设计组件之间的接口，组件接口主要有：主设备和处理器总线的接口，从设备和处理器总线的接口，仲裁器和处理器总线的接口；

主设备和处理器总线的接口位于主设备和处理器总线的连接处，它的功能在于连接主设备和处理器总线，实现主设备和处理器总线之间的数据传输；

从设备和处理器总线的接口位于从设备和处理器总线的连接处，它的功能在于连接从设备和处理器总线，实现从设备和处理器总线之间的数据传输；

仲裁器和处理器总线的接口位于处理器总线和总线仲裁器的连接处，它的功能在于连接仲裁器和处理器总线，使得总裁器可以接受总线上传输的请求，并把仲裁结果返回给总线；

3)时钟精确的模拟包括：

第一步，模拟实际硬件的微结构；

第二步，模拟系统内的不同频率；

第三步，实现系统内部的协议。

本发明与背景技术相比，具有的有益的效果是：