[发明专利]一种环形压控振荡器

说明书

技术领域

本发明属于模拟集成电路技术，具体涉及一种环形压控振荡器，该电路能产生宽调节范围低抖动的十相非重叠时钟信号。

背景技术

振荡器在集成电路应用中非常广泛，是许多电子系统的主要部分，从微处理器的时钟到蜂窝电话中的载波合成，而锁相环(PLL)中，压控振荡器更是不可或缺的部分。电感电容型(LC)振荡器因为其占用面积大的原因，在某些微型电路中的应用受到了很大的限制，因此面积相对较小，具有宽调节范围(tuning range)、低抖动(jitter)的环形压控振荡器的研究，就成为现在模拟集成电路中的一个热点。

当一个电路开环增益在其相移为360°时大于0dB，电路便会产生振荡，这便是巴克豪森准则。一般的电阻电容型(RC)环形振荡器由多级相同的延时电路组成，比如说，常用的单端环形振荡器为三级，五级，双端可为三四五级，因为每一级最多可产生90°的相位平移。对五级环形振荡器来说，每一级产生36°的相移，只需要总的增益足够，便可以产生振荡，这样的环形振荡器还可以产生十相非重叠时钟，相邻两个相位时钟之间相位差为π/5。如图1为传统的五级环形振荡器，但是这样的振荡器只能得到低性能的模拟信号，为此我们发明了输出为可用数字时钟输出的高性能高性能环形压控振荡器。

发明内容

本发明的目的在于提供一种环形压控振荡器，它具有调节范围宽、抖动低的特点。

本发明提供的环形压控振荡器，其特征在于：它包括n级延时单元和n个输出缓冲电路，其中n＝3，4或5；各级延时单元成环形首尾相连，每一级延时单元的正相和负相延时输入端分别与前一级延时单元的负相与正相延时输出端相连，第一级延时单元的正相和负相延时输入端分别与最末一级延时单元的负相与正相延时输出端相连；各级延时单元的正相和负相信号输出端分别与各个输出缓冲电路的正相和负相缓冲输入端相连；各个输出缓冲电路的正相和负相缓冲输出端分别作为最终输出的各相位数字时钟信号。

本发明的结构特征是延时单元采用改进的宽调节范围的延时电路，并在每一延时单元的输出采用输出缓冲电路作为输出缓冲，使之具有调节范围宽、抖动低的特点。当采用五级延时结构时，最终得到的输出信号频率调节范围为100M-1.3GHz；中心频率为900MHz时，相位噪声(phase noise)为-87dBc/Hz@100KHz和-108dBc/Hz@1MHz；占空比约为50％；平均电流为15mA。

附图说明

图1为传统环形压控振荡器的结构示意图；

图2为本发明的压控振荡器的一种结构示意图；

图3为图2中延时单元电路图；

图4为图2中输出缓冲电路的电路图；

图5为输出缓冲电路的等效图；

图6为输出缓冲电路中一个比较器的等效图；

图7为图3中延时部分的电路图。

具体实施方式

下面结合附图并以n＝5为例对本发明作进一步详细的说明。

如图2所示，本发明环形压控振荡器的结构为：

5级延时单元s₁至s₅成环形首尾相连，每一级的正相和负相输入端INP和INN分别与前一级的负相与正相延时输出端OUTN、OUTP相连，第一级的正相和负相延时输入端INP和INN分别与最末一级的负相与正相延时输出端OUTN、OUTP相连；每一级的正相和负相信号输出端OUT+、OUT-分别与各输出缓冲电路b₁至b₅的正相和负相缓冲输入端IN+和IN-相连。各输出缓冲电路b₁至b₅的正相和负相缓冲输出端O+和O-作为最终十相位数字时钟信号。

图3为图2中延时单元的电路图，电路为全差分结构。