[发明专利]一种高压LDMOS器件

说明书

技术领域

本发明涉及一种半导体集成电路结构，特别是涉及一种MOS晶体管。

背景技术

随着半导体技术的不断发展，高压LDMOS(横向扩散MOS晶体管，LateralDiffuse MOS Transistor)器件的应用也日益广泛，同时也对高压LDMOS器件的性能提出更高的要求，高压器件的漏电流引起的产品功耗问题越来越受到了广泛的关注。

请参阅图1，高压LDMOS器件包括N型埋层10和N型外延层11。N型外延层11中包括高压P阱121和高压N阱122，还包括低压P阱131和低压N阱132。场氧化层14在P型有源区152外侧、低压P阱131中P型有源区152和N型有源区151的中间、高压N阱122的中间、低压N阱132中N型有源区151外侧。低压P阱131内的N型有源区151为该LDMOS器件的源极21。低压N阱132内的N型有源区151为该LDMOS器件的漏极23。源极21和漏极23之间区域的上方有栅极22。栅极22的下方有栅氧化层16。栅极22和栅氧化层16的一侧壁有氮化硅侧墙18与源级21隔离。栅极22和栅氧化层16的另一侧底部有场氧化层14与漏极23隔离。

高压LDMOS器件最重要的特点就是引入了场氧化层14和漂移区101，高压N阱122、低压N阱132、漏极23构成了高压LDMOS器件的漂移区101，如图1所示。其目的是为了改善电场的分布。但在高压N阱122中间的、用于隔离栅极21和漏极23的场氧化层14，其“鸟嘴”(bird beak)状边缘141处的电场很强，因碰撞产生的电子空穴对也逐渐增加，流向衬底的漏电流I_sub逐渐变大，导致热载流子效应(hot carrier effect)变差。同时，流向衬底的漏电流I_sub会造成寄生的NPN晶体管开启，引起器件的Snapback击穿。

发明内容

本发明所要解决的技术问题是提供一种高压LDMOS器件，该器件可以满足高击穿电压。

为解决上述技术问题，本发明高压LDMOS器件，包括栅极22和漏极23，所述漏极23在低压N阱132内，所述低压N阱132在高压N阱122内，所述高压N阱122之上且在栅极22和漏极23之间的部分具有氧化硅161，所述氧化硅161之上具有多晶硅171，所述氧化硅161和多晶硅171的两侧壁具有氮化硅侧墙18。

本发明一方面取消了现有高压LDMOS器件的栅极22和漏极23之间的场氧化层14，从而避免了场氧化层14的“鸟嘴”结构141引起的热载流子效应变差和器件的Snapback击穿。另一方面在漂移区101增加了额外的多晶硅171实现“场极板效应”，降低漏极23PN结附近的电场强度，从而能满足高的击穿电压。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1是现有的高压LDMOS器件的硅片剖面示意图；

图2是本发明高压LDMOS器件的硅片剖面示意图。

图中附图标记为：10-N型埋层；101-漂移区；11-N型外延层；121-高压P阱；122-高压N阱；131-低压P阱；132-低压N阱；14-场氧化层；141-鸟嘴结构；151-N型有源区；152-P型有源区；16、161-氧化硅；17、171-多晶硅；18-氮化硅；21-源极；22-栅极；23-漏极。

具体实施方式

请参阅图2，本发明高压LDMOS器件包括：

N型埋层10，在该LDMOS器件最下方；

N型外延层11，在N型埋层10之上；

N型外延层11中包括水平排列的高压P阱121和高压N阱122；

低压P阱131，在高压P阱121内，或者在高压P阱121及临近的N型外延层11内；

低压N阱132，在高压N阱122内；

场氧化层14，分别在在P型有源区152外侧、低压P阱131中P型有源区152和N型有源区151的中间、低压N阱132中N型有源区151外侧。

N型有源区151，分别在低压P阱131和低压N阱132内；其中在低压P阱131内的N型有源区151为该LDMOS器件的源极21，在低压N阱132内的N型有源区151为该LDMOS器件的漏极23；

P型有源区152，在低压P阱131内；

氧化硅16，在低压P阱131的上方且在源极21和漏极23之间，氧化硅16为该LDMOS器件的栅氧化层；

多晶硅17，在氧化硅16之上，多晶硅17为该LDMOS器件的栅极22；