[发明专利]沟槽型功率MOS晶体管及其制备方法

说明书

技术领域

本发明涉及一种沟槽型功率MOS晶体管。本发明还涉及一种沟槽型功率MOS晶体管的制备方法。

背景技术

在半导体集成电路中，典型的沟槽型功率MOS晶体管的结构如图1所示。栅氧电容的充放电时间是影响器件工作频率的关键因素。电容越小，器件的充放电时间越短，器件的工作频率也就越高。为减小器件的栅氧电容，传统的方法有以下几种：

1、增加栅氧的厚度。原有的栅氧工艺是在高温条件下使氧气与基体材料中的硅反应，在沟槽中一次形成一层膜厚均匀的二氧化硅，由于要生长更厚的膜，势必增加氧化反应时间以及工艺成本，同时也使得器件的工作电压随之升高。

2、减小栅氧的面积。原有工艺会使得沟槽深度变浅以达到此目的，但这样会使器件崩溃电压降低同时导通电阻(Rdson)变大。

可见传统工艺在改善器件工作频率的同时，都是以牺牲其他电学性能为代价的。如何能在不改变器件其他电学性能的前提下提高其工作频率，便是本发明所要达到的目的。

发明内容

本发明要解决的技术问题是提供一种沟槽型功率MOS晶体管。本发明还提供一种沟槽型功率MOS晶体管的制备方法

为解决上述技术问题，本发明的沟槽型功率MOS晶体管，该沟槽型功率MOS晶体管包括在硅基体上从下往上依次平行设置的漏区、衬底区和源区，垂直与所述漏区、衬底区和源区的沟槽内为填充有多晶硅的栅级，所述多晶硅和沟槽内壁之间生长有栅氧，其特征在于：所述沟槽底部的栅氧比沟槽侧壁的栅氧厚两倍以上，且所述沟槽底部的栅氧的上表面低于所述衬底区的下表面。

本发明的沟槽型功率MOS晶体管的制备方法，在硅上刻蚀完沟槽且在沟槽内壁生长牺牲氧化层之后，包括如下步骤：

1)在沟槽底部淀积一预定厚度的二氧化硅；

2)采用CMP研磨法去除硅表面的二氧化硅；

3)湿法刻蚀沟槽内的二氧化硅，至沟槽底部的二氧化硅达到所需要求；

4)热氧法在沟槽侧壁生长二氧化硅，所述侧壁二氧化硅的厚度为器件设计的栅氧厚度；

5)在沟槽内完全填充多晶硅，后平整化去除硅表面的多晶硅，形成栅极。

采用本发明的沟槽型功率MOS晶体管结构，由于源区与漏区间沟槽处的栅氧厚度没有变化，所以器件的工作电压不会有明显改变；同时由于没有改变沟槽的深度，器件的崩溃电压，导通电阻等电学参数也不会改变很大。得到改善的只有因为沟槽底部栅氧厚度增加而带来的栅氧电容变小，这样便实现了在没有改变器件崩溃电压、工作电压以及导通电阻等电学性能的前提下提高其工作频率的目的。而本发明的沟槽型功率MOS晶体管的制备方法，仅比原有功率MOS晶体管制成工艺增加了二氧化硅的淀积以及多余氧化物的化学机械研磨和湿法刻蚀，并没有增加光罩数目或是过于繁琐复杂的工艺过程，所以对产品的成本并没有太大的影响，却能得到比现有产品频率特性更为优异的器件。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为原有常见的沟槽型功率MOS晶体管的示意图；

图2为本发明的沟槽型功率MOS晶体管的示意图；

图3为沟槽型功率MOS晶体管的制备方法流程图；

图4为实施本发明的制备方法中的生长牺牲氧化层后的结构示意图；

图5为实施本发明的制备方法中淀积二氧化硅后的结构示意图；

图6为实施本发明的制备方法中CMP去除多余二氧化硅后的结构示意图；

图7为实施本发明的制备方法中湿法刻蚀部分沟槽中的二氧化硅后的结构示意图；

图8为实施本发明的制备方法中热氧生长沟槽侧壁栅氧后的结构示意图。

具体实施方式