[发明专利]半导体器件中源漏注入结构的制备方法

说明书

技术领域

本发明涉及一种半导体器件源漏注入结构的制备方法，包括源漏区和轻掺杂漏区的形成。

背景技术

在半导体芯片制造中，一般光刻的次数决定了产品的成本。在传统的芯片制备工艺流程中，源漏注入区(SD Implanting)和轻掺杂漏区(LDDLight Dose Doping)注入分别通过两次光刻来作为注入阻挡层。常见的半导体器件注入结构形成的方法流程，在多晶硅栅极形成之后，包括如下步骤：

1、在硅片上淀积一层氧化硅衬垫层，用于在离子注入过程中保护硅衬底上已经形成的结构；

2、低剂量掺杂注入区光刻，后进行低剂量离子注入；

3、形成多晶硅栅极侧墙；

4、源漏注入光刻，后进行源漏区离子注入。

后续还有例如去光刻胶和清洗等常规步骤。在上述的流程中可以看出，需要用两个光刻掩膜版，进行两次光刻工艺作为注入阻挡层。

发明内容

本发明要解决的技术问题是提供一种半导体器件中源漏注入结构的制备方法，其能通过减少光刻掩膜版和光刻次数，降低芯片生产成本。

为解决上述技术问题，本发明的半导体器件中源漏注入结构的制备方法，所述源漏注入结构包括源漏注入区和轻掺杂漏区，其特征在于，在硅衬底上形成所述半导体器件的栅极之后，包括如下步骤：

1)在所述硅衬底表面上淀积一层氧化硅，作为离子注入时的保护层；

2)在所述氧化硅上涂光刻胶，用低剂量离子注入区的光刻掩膜版曝光显影，曝出需进行低剂量离子注入的区域，以显影后的光刻胶图形为掩膜，进行离子注入形成轻掺杂漏区，其中所述光刻胶为基于KrF光刻胶；

3)在所述光刻胶上涂化学收缩剂，而后进行烘烤，接着显影，得开口尺寸缩小至预定的数值范围的光刻胶图形；

4)利用开口尺寸缩小后的光刻胶图形掩膜，进行源漏离子注入，形成源漏注入区；

5)去除光刻胶和化学收缩剂并清洗。

本发明的半导体器件源漏注入结构的制备方法，仅需要一个光刻掩膜版进行一次光刻，且在两次注入之间通过缩小掩膜图形的开口尺寸，省略了常规工艺中侧墙制备的流程(包括氧化硅的淀积和刻蚀)，大幅降低了制备的成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明的制备方法中多晶硅栅光刻显影后的结构示意图；

图2为本发明的制备方法中多晶硅栅刻蚀后的结构示意图；

图3为本发明的制备方法中氧化硅衬垫层制备后的结构示意图；

图4为本发明的制备方法中LDD形成后的结构示意图；

图5为本发明的制备方法中涂化学收缩剂后的结构示意图；

图6为本发明的制备方法中烘烤涂有化学收缩剂硅衬底后的结构示意图；

图7为本发明的制备方法中利用图6中的图形为掩膜进行源漏注入后的结构示意图；

图8为本发明的制备流程示意图。

具体实施方式

本发明的半导体器件源漏注入结构的制备方法，其中源漏注入结构包括常规的源漏区注入(重掺杂)和轻掺杂漏区注入(即LDD注入)。本发明的制备方法主要基于一次光刻后，先进行低剂量掺杂区的注入，形成LDD区；而后缩小光刻胶开口，使光刻胶开口缩小为预先设定的源漏掺杂区图形的尺寸；再进行源漏区的注入，形成源漏区；最后去胶清洗即可。

结合图8，详细描述具体实施的流程：

1、在多晶硅栅极淀积之后，进行多晶硅栅极的光刻(见图1)；

2、刻蚀去除曝出的多晶硅，形成半导体器件的栅极(见图2)；

3、接着淀积一层氧化硅衬垫层(liner oxide)，作为离子注入时的保护层(见图3)；

4、涂光刻胶，用低剂量掺杂注入区的光刻掩膜版曝光显影，曝出需进行低剂量掺杂注入的区域，低能量离子注入形成轻掺杂漏区(见图4)，此步骤中的注入离子能量和剂量与常规的工艺相同，其中光刻胶选用KrF光刻胶；

5、缩小光刻胶的开口，使光刻胶开口缩小为预先设定的源漏掺杂区图形的尺寸。具体的实施方法为：在光刻胶上涂布化学收缩剂(见图5)，该化学收缩剂为可收缩性的有机物，目前半导体材料供应商中有Clariant，TOK等公司生产。其主要流程是基于KrF光刻胶，在其曝光显影，得到图形的线宽为0.2～1.0um，后涂布化学收缩剂，其厚度为10000～100000，烘烤2度为60℃～250℃，烘烤时间为10s～120s，而后再显影，得最终线宽为0.1～0.8um的掩膜图形(见图6)。其中烘烤的作用是利用光刻胶中的酸性与化学收缩剂反应，之后的显影为去除未附着在光刻胶上的化学收缩剂。