[发明专利]用于进行加速软错误率测试的系统和方法

说明书

技术领域

本发明涉及用于对包括集成电路和半导体器件的半导体样本进 行加速软错误率(ASER)测试的系统和方法。具体来说，本发明提供 了用于以可信性和可靠性来实现加速软错误率测试的系统和方法。本 发明提供了用于提高可以将半导体器件的软错误率模型化的有效性及 增强可以对半导体器件实现的质量控制的系统和方法。本发明还提供 了用于进行减少对进行测试的操作员的辐射照射的加速软错误率测试 的系统和方法。仅作为实例，本发明可以用来以符合JEDEC标准的 方式对BIB板或DUT板进行测试。基于软错误的数量可确定是否可 以接受半导体。还有其他实施例。应认识到，本发明具有宽得多的适 用范围。

背景技术

集成电路或“IC”已经从在单个硅芯片上制造的少数互连器件 发展到数百万器件。当前IC提供了远远超出最初想象的性能和复杂 性。为了改善复杂性和电路密度(即，能够被封装到给定芯片面积上 的器件的数量)，最小的器件部件的尺寸(也称为器件“几何形 状”)，对于每一代IC都变得更小。现在半导体器件正在按小于四 分之一微米宽的部件来制造。

然而，随着由持续的缩小和迅速的技术进步导致的栅氧化物变 得更薄以及单元密度提高，半导体器件的软错误率(SER)变得越来 越重要。软错误(SE)是由损坏存储在器件中的数据但不是永久地损 坏器件上的任何部件的事件所产生的随机误差。软错误可以由包括 α粒子撞击和中子粒子撞击的粒子撞击所引起。作为当今标准制造 工艺的一部分，当在IC加工装置内制造单个器件之后，必须对器件 进行测试及封装，以确保所制造的电路的可靠性。一个重要测试是表 征所制造器件的软错误率(SER)的测试。

尽管SER不是永久的，但它通常定义了芯片对错误的敏感性和 总可靠性。过去，对SER的测试是可选的。而现在，SER测试对于 许多工艺来说已经变为强制性测试。此外，芯片的SER是对芯片质 量的重要度量。因此，希望对芯片的SER进行有效且可靠的测试， 特别是在半导体制造工艺中。

为正确地测试芯片的SER，常常需要模拟在半导体芯片或器件 上引起SE的条件。导致SE的一个常见的原因是粒子撞击。由于在 被认为有许多宇宙射线和粒子撞击的太空中越来越多地应用集成电 路，因此较新的半导体芯片变得对粒子撞击所导致的SE越来越敏 感。诸如宇宙射线之类的条件通常随着时间的推移而起作用。为了迅 速地测试芯片的SER，通常确定加速软错误率(ASER)，该加速软错 误率通过时间故障率(FIT)来测量。

软错误可以由单粒子翻转(SEU)所引起，单粒子翻转是由宇宙 射线或如α粒子的瞬时电离粒子的通过所引起的随机、孤立的事 件。例如，杂散电离粒子可以产生足够的自由电荷，以将结构或器件 翻转到其相对状态，从而破坏器件的工作。在集成电路(IC)芯片封 装中，微量的放射性杂质的发射是导致SEU的一个原因。

加速软错误率(ASER)测试是一种在加速的和缩短的时间段内 表征半导体器件对软错误的健壮性的切实可行的方式。典型的ASER 测试在给定已知量的辐射源的情况下根据FIT(时间故障率)来测量 半导体器件。在典型的ASER测试中，将辐射源置于待测试的半导体 器件附近。然后，将测试设备连接到老化测试板(BIB)或被测器件 (DUT)板，以记录辐射源在正被测试的半导体上引起的时间故障率。

为了实现可靠的系统，希望对由于辐射照射所导致的电子系统 中的软错误率(SER)进行准确的估计。辐射源的实例包括具有已知 发射率的α粒子源，如钍箔。根据一个实施例，DUT板包括用于在 待测试的半导体器件(例如，集成电路)和连接到自动测试设备 (ATE)的测试头之间进行接口的印刷电路板。DUT板可以用于在硅晶 片的各芯片被切割分离及封装之前来测试各芯片，或者可以用于测试 已封装的IC。

在诸如太空应用之类的专用场合，由于在外层空间遇到的宇宙 辐射的照射，软错误测试甚至更重要。但是一般而言，即使在实际应 用中，对于由高密度器件引起的软错误率的关注，意味着在越来越多 的应用中，对软错误率的测试正变为是强制性的。例如，在许多应用 中，在0.1um或亚0.1um技术平台上，维持对于ASER的通用行 业标准1,000-FIT是一个挑战。