[发明专利]基于ARM的嵌入式运动控制卡

权利要求书

1、一种基于ARM的嵌入式运动控制卡，包括：主控制模块、FPGA模块，存储器模块，其特征在于，还包括：看门狗及复位系统模块、扩展接口模块、系统时钟模块、GPIO模块、JTAG接口模块、双端口通讯模块、DA模块、AD模块、电源模块、输入输出信号接口模块，其中：

主控制模块为ARM微控制器，负责对存储器模块、GPIO模块进行访问控制，以及对双端口通讯模块、JTAG模块、输入输出信号接口模块、扩展接口模块传输给主控制模块的中断信号进行响应；主控制模块将数据传输进入FPGA模块，同时也将控制信息传入FPGA模块；

FPGA模块根据其内部的逻辑运算功能按照主控制模块的控制信息将输入的数据发送往双端口通讯模块、DA模块、AD模块、GPIO模块、JTAG接口模块中；同时FPGA模块外围接口多，扩展了硬件可分配地址，FPGA模块和主控制模块共同构成了整个系统的中心部分；

看门狗及复位模块负责监测主控制模块是否锁死，在主控制模块出现故障时控制电源模块短暂停止向主控制模块供电，实现主控制模块的重启；

JTAG接口模块通过FPGA模块实时读取主控制模块的数据信息，在开发时实现软件系统的在线调试以及单步运行；

扩展接口模块获取外部信息，并将外部信息传输给主控制模块；

系统时钟模块负责向主控制模块提供晶振；

GPIO模块负责将FPGA模块的数据锁存输出至输入输出信号接口模块，同时负责将外部开关量和伺服信号锁存输入FGPA模块；

DA模块将FPGA模块传输的数字量信号转换后变为模拟量信号，并传输给输入输出接口模块；

AD模块将输入输出接口模块输入的外部模拟量信号转换为数字量信号，并传输进入FPGA模块；

输入输出信号接口模块将DA模块、GPIO模块输出的信号进行放大后输出给外部伺服驱动器及状态显示，并将外部开关量信号和伺服反馈信号以及外部模拟量信号进行预先处理后通过AD模块传输给FPGA模块。

2、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述存储器模块包括FLASH存储器、SDRAM存储器、NVRAM存储器，其中：FLASH存储器用于存储系统程序，NVRAM存储器用于存储系统配置文件，SDRAM存储器用于程序的运行。

3、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述扩展接口模块获取外部信息，并将外部信息传输给主控制模块，包括：串口模块、USB接口模块、网络接口模块，其中：

串口模块负责串口通讯，将外部串口信号处理后传输给FPGA模块；

USB接口模块负责和外界的USB通讯，按照USB协议将外部信息传输给FPGA模块；

网络接口模块实现和外部以太网的连接，按照网络协议将外部信息传输给FPGA模块。

4、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述GPIO模块，包括4个输入数据锁存器以及4个输出数据锁存器，负责处理运动控制中主要的开关量信号，总线数据是16位的，而每八个开关量信号由一个输出数据锁存器输出，一位为代表一个开关信号量，输出数据锁存器采用74HC377六上升沿D型触发器，输出数据锁存器均为8位，两个输出数据锁存器为一组，对应总线中的16位数据，通过地址线中的片选信号进行选通输出；输入数据锁存器采用74HC244八路三态缓冲驱动，对应每组数据输入用两个输入数据锁存器一组，通过地址线中的片选信号进行选通输出，扩展出两路输入总线信号和两路输出总线信号，总计32个输入和32个输出信号。

5、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述所述主控制模块，为ATMEL公司的AT91RM9200芯片。

6、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述FPGA模块，为Altera公司的EP1K30芯片。

7、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述系统时钟模块，为一块32.768k石英晶振器，和ARM微处理器的外部时钟接口连接。

8、根据权利要求1所述的基于ARM的嵌入式运动控制卡，其特征是，所述双端口通讯模块，为一通讯芯片，负责主控制模块模块和上位机的通讯，通讯芯片有两个标示器分别为左侧标示器和右侧标示器，通讯时，如果主控制模块要向通讯芯片读写数据，则通过FPGA模块向左侧标示器进行申请，则主控制模块通过FPGA模块和双端口模块通讯芯片进行数据流的交互，同时锁定右侧标示器，使得右侧不能进行上位机和双端口模块通讯芯片之间数据流的交互，保证双端口通讯模块中的数据不发生混乱，当数据流和信号量交互完成后，左侧的标示器还需要将右侧信号灯的锁定解锁，防止发生锁死的现象；如果右侧上位机希望通过总线向双端口模块通讯芯片读写数据，则同样的需要通过右侧的标示器进行申请。