[发明专利]基于FPGA的模糊控制器

说明书

技术领域

本发明是一种实现在现场可编程逻辑门阵列(FPGA)芯片上的模糊控制器，可配置相关存储器中的数据来设置模糊控制器的隶属度函数和模糊推理规则，以适应不同的控制器对象，具有良好的通用性。

背景技术

随着模糊控制的优越特性逐渐被工程技术人员所认识，并逐步被接受，同时，并出现了将模糊逻辑控制应用到工业生产中。大部分这类产品中的模糊逻辑系统一般采用如下方法实现：①由软件实现；②由通用微处理器实现；③由专用模糊推理芯片实现。其中方法①是最具通用性的实现模糊系统的方法，基于通用型处理器，采用纯软件的方式进行开发，但此实现方式的处理速度是最慢的；方法②通过定制通用型微处理器，使其执行模糊指令，获得比纯软件实现形式的模糊系统更高的处理速度，使得模糊系统运行更有效率而不失通用性。这种实现方式能够获得最优的介于速度和通用性的折中性能。；方法③方式采用专用的模糊逻辑硬件实现，能够获得最高的处理速度，尤其是在设计的时候针对模糊指令的执行进行了优化，尽管相对于前三者在通用性上有明显的不足，但在某些对处理速度有较高要求的工业应用场合有良好的应用，但成本较大。

发明内容

为了克服传统模糊控制器实现方法处理速度低、成本高或开发周期长等不足，本发明选择FPGA作为该模糊控制器的物理器件，由于其易于建立原型、测试和设计验证，并且FPGA并行处理的特性适于进行模糊运算，提高模糊运算速度，以达到实时应用的要求，而且一旦在FPGA上实现后易于进行ASIC芯片的开发。

本发明解决其技术问题所采用的技术方案包括：

双通道增益可调放大器U2，用于提高进入双通道A/D转换芯片U3的信号的稳定性，并调节电压，以保证双通道A/D转换芯片U3的输出信号的高精度高可靠性；双通道增益可调放大器U2在接收到系统的偏差量和偏差变化量信号后，将该信号调整到双通道A/D转换芯片U3可接收的范围，再输送给双通道A/D转换芯片U3；

双通道A/D转换芯片U3，位于双通道增益可调放大器U2输出端，用于将双通道增益可调放大器U2输送的模拟信号转换成数字信号，并输送给现场可编程逻辑门阵列芯片U1；

双通道D/A转换芯片U4，位于现场可编程逻辑门阵列芯片U1的输出端，在接收到现场可编程逻辑门阵列芯片U1的数字量输出信号后，转换成模拟信号，再输出；

存储器芯片U5，连接于现场可编程逻辑门阵列芯片U1上，用于对现场可编程逻辑门阵列芯片U1进行功能配置；

晶振芯片U6，位于现场可编程逻辑门阵列芯片U1的时钟信号输入端，为现场可编程逻辑门阵列芯片U1提供工作时钟。

当双通道增益可调放大器U2的放大倍数没有变化时不需重复配置，双通道增益可调放大器U2和双通道A/D转换芯片U3的时钟端均由现场可编程逻辑门阵列芯片U1上的管脚U17提供，由各自的管脚CS/LD和管脚CONV上的电平信号确定当前工作芯片是双通道增益可调放大器U2还是双通道A/D转换芯片U3；对于双通道增益可调放大器U2、双通道A/D转换芯片U3和双通道D/A转换芯片U4的驱动信号全部均由VHDL语言实现，并由相应的现场可编程逻辑门阵列芯片U1的对应管脚输出信号。

在现场可编程逻辑门阵列芯片U1上实现芯片工作流水线，以完成模糊运算；所述模糊运算包括以分段二次多项式拟合隶属度函数，以激活机制实现模糊推理规则，用对数运算代替解模糊化中的除法运算，以提高处理速度；通过设置相关存储器中的数据，以配置模糊控制器的隶属度函数和模糊规则，适应不同的控制对象。

在以分段二次多项式拟合隶属度函数时，分段点存储器中的数据用于配置模糊控制器输入端对应的隶属度函数的分段上下限参数；二次多项式系数存储器中的数据用于配置二次多项式参数，以表现所有常规模糊隶属度函数。

在以激活机制实现模糊推理规则时，由于输入数据对应的隶属度函数数值中部分为零，因此与其对应的模糊推理规则的推理结果也为零，对模糊控制器的输出没有影响，对这部分运算不作任何处理。

在用对数运算代替解模糊中的除法运算时，以查找表和对数减法代替除法运算。