[发明专利]基于FPGA的模糊控制器

权利要求书

1、一种基于FPGA的模糊控制器，其特征在于，该模糊控制器包括：

双通道增益可调放大器(U2)，用于提高进入双通道A/D转换芯片(U3)的信号的稳定性，并调节电压，以保证双通道A/D转换芯片(U3)的输出信号的高精度高可靠性；双通道增益可调放大器(U2)在接收到系统的偏差量和偏差变化量信号后，将该信号调整到双通道A/D转换芯片(U3)可接收的范围，再输送给双通道A/D转换芯片(U3)；

双通道A/D转换芯片(U3)，位于双通道增益可调放大器(U2)输出端，用于将双通道增益可调放大器(U2)输送的模拟信号转换成数字信号，并输送给现场可编程逻辑门阵列芯片(U1)；

双通道D/A转换芯片(U4)，位于现场可编程逻辑门阵列芯片(U1)的输出端，在接收到现场可编程逻辑门阵列芯片(U1)的数字量输出信号后，转换成模拟信号，再输出；

存储器芯片(U5)，连接于现场可编程逻辑门阵列芯片(U1)上，用于对现场可编程逻辑门阵列芯片(U1)进行功能配置；

晶振芯片(U6)，位于现场可编程逻辑门阵列芯片(U1)的时钟信号输入端，为现场可编程逻辑门阵列芯片(U1)提供工作时钟。

2、如权利要求1所述基于FPGA的模糊控制器，其特征在于，当双通道增益可调放大器(U2)的放大倍数没有变化时不需重复配置，双通道增益可调放大器(U2)和双通道A/D转换芯片(U3)的时钟端均由现场可编程逻辑门阵列芯片(U1)上的管脚U17提供，由各自的管脚CS/L D和管脚CONV上的电平信号确定当前工作芯片是双通道增益可调放大器(U2)还是双通道A/D转换芯片(U3)；对于双通道增益可调放大器(U2)、双通道A/D转换芯片(U3)和双通道D/A转换芯片(U4)的驱动信号全部均由VHDL语言实现，并由相应的现场可编程逻辑门阵列芯片(U1)的对应管脚输出信号。

3、如权利要求1所述基于FPGA的模糊控制器，其特征在于，在现场可编程逻辑门阵列芯片(U1)上实现芯片工作流水线，以完成模糊运算；所述模糊运算包括以分段二次多项式拟合隶属度函数，以激活机制实现模糊推理规则，用对数运算代替解模糊化中的除法运算，以提高处理速度；通过设置相关存储器中的数据，以配置模糊控制器的隶属度函数和模糊规则，适应不同的控制对象。

4、根据权利要求3所述的基于FPGA的模糊控制器，其特征是：在以分段二次多项式拟合隶属度函数时，分段点存储器中的数据用于配置模糊控制器输入端对应的隶属度函数的分段上下限参数；二次多项式系数存储器中的数据用于配置二次多项式参数，以表现所有常规模糊隶属度函数。

5、根据权利要求3所述的基于FPGA的模糊控制器，其特征是：在以激活机制实现模糊推理规则时，由于输入数据对应的隶属度函数数值中部分为零，因此与其对应的模糊推理规则的推理结果也为零，对模糊控制器的输出没有影响，对这部分运算不作任何处理。

6、根据权利要求3所述的基于FPGA的模糊控制器，其特征是：在用对数运算代替解模糊中的除法运算时，以查找表和对数减法代替除法运算。