[发明专利]一种深沟槽大功率MOS器件及其制造方法

说明书

技术领域

本发明涉及一种大功率MOS器件及其制造方法，特别涉及一种深沟槽大功率MOS器件及其制造方法。这种MOS器件采用沟槽导电多晶硅保护环和沟槽导电多晶硅截止环的结构设计，可以在不影响器件性能(如特征导通电阻(Specific Rdson)、耐压、器件电容等)的前提下减少光刻版数量，从而降低器件的制造成本。

背景技术

现代深沟槽大功率器件的基本要求是能够耐高压且大电流工作。其中，深沟槽MOSFET通常是通过并联大量的沟槽MOS单胞以实现大电流工作。但是，对于高压深沟槽MOSFET来说，位于器件中间的各并联单胞间的表面电位大致相同，而位于边界(即终端)的单胞与衬底表面的电位却相差很大，往往引起表面电场过于集中造成了器件的边缘击穿。因此为了保证大功率沟槽MOSFET在高压下正常工作，通常需要在器件单胞边界处采取措施即终端保护技术，来减小表面电场强度，提高大功率沟槽MOSFET的击穿电压。终端保护结构一般由位于内圈的保护环和位于外圈的截止环组成，现有终端保护结构通常采用平面型保护环结构，见图1所示。从图1可以看出保护环和截止环的平面导电多晶硅16覆盖在场氧化隔离层15上，金属连线6从场氧化隔离层15上的平面导电多晶硅16引出。该结构器件在制作场氧化隔离层15时需要有源区光刻，且需增加场限环注入以及高温推结。在制作导电多晶硅7时需要多晶硅光刻，同时因其为平面型结构，也占用了较大面积，芯片成本较高。按照这种要求制作深沟槽型大功率MOS器件，目前需要使用七块光刻版，并按以下工艺流程来完成：

第一步，场氧化层成长；

第二步，有源区光刻/刻蚀(光刻版1)；

第三步，硬掩膜生长(光刻版2)；

第四步，深沟槽刻蚀；

第五步，栅氧化/多晶硅淀积/多晶硅阻值调整；

第六步，多晶光刻/刻蚀(光刻版3)；

第七步，N阱层注入；

第八步，源极光刻(光刻版4)；

第九步，层间介质淀积；

第十步，孔光刻/刻蚀(光刻版5)；

第十一步，铝金属淀积/光刻/刻蚀(光刻版6)；

第十二步，钝化层淀积/光刻/刻蚀(光刻版7)。

另一方面，随着深沟槽大功率MOS技术日趋成熟，市场竞争日趋激烈，因此如何在保证器件性能的前提下降低制造成本已成为本领域技术人员普遍关注的问题。提高集成度(即提高单位面积里单胞个数)和减少光刻次数均可以降低器件的制造成本，其中，提高集成度主要通过缩小单胞间距(Pitch)来实现，然而缩小单胞间距(Pitch)主要受制于光刻机的对位能力以及结形貌的控制。目前国内外单胞间距(Pitch)的大批量生产能力能达到1.2um～1.7um，与之对应的沟槽尺寸为0.4um，步进光刻机对位精度要求为+/-0.12um，0.9～1.1um单胞间距(Pitch)工艺正在开发之中，再向下延伸，将受到光刻机工艺极限的限制，同时存在器件电容增大，导致器件开关速度降低等难题。减少光刻版数可以在不影响器件性能的前提下，降低制造成本。这是本发明着重研究的问题。

发明内容

本发明提供一种深沟槽大功率MOS器件及其制造方法，其目的是要在保证不影响器件性能(如特征导通电阻(Specific Rdson)、耐压和器件电容等)的前提下，通过终端保护结构以及单胞栅电极引线结构的改进设计来减少两块光刻版，从而降低器件的制造成本。同时采用一次磷注入，其次再采用一次硼注入以及配套的退火工艺来调节导电多晶硅电阻，保证合理的栅源漏电流和阈值电压。

为达到上述目的，本发明MOS器件采用的技术方案是：一种深沟槽大功率P型MOS器件，在俯视平面上，中心区由并联的单胞组成阵列，单胞阵列的外围设有终端保护结构；所述阵列内单胞通过沟槽导电多晶硅而并联成整体，终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成；其创新在于：N阱层存在于整个终端保护区域；

在截面上保护环采用沟槽结构，沟槽位于轻掺杂N阱层，其深度伸入N阱层下方的轻掺杂P型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部的槽口由绝缘介质覆盖，以此构成沟槽型导电多晶硅浮置场板结构的保护环；