[发明专利]静电放电电路

说明书

技术领域

本发明是有关于一种静电放电相关的技术，且特别是有关于一种可减少电路布局面积的静电放电电路以及使用其的半导体集成电路。

背景技术

在集成电路(IC)的制造过程中或是芯片完成后，静电放电(ElectrostaticDischarge，以下简称ESD)事件常是导致集成电路损坏的主要原因。例如在地毯上行走的人体，于相对湿度(RH)较高的情况下可检测出约带有几百至几千伏的静态电压，而于相对湿度较低的情况下则可检测出约带有一万伏以上的静态电压。封装集成电路的机器或测试集成电路的仪器，也可能因为气候或湿度的因素，产生约几百至几千伏的静态电压。

当这些带电体接触到芯片时，将会向芯片放电，结果可能造成芯片中的集成电路失效。于是，为了避免静电放电损伤芯片中的集成电路，各种防制静电放电的方法便因应而生。最常见的已知作法是利用硬体防制静电放电。图1是显示已知静电放电电路的示意图。其是在每一个共接电压部份Vdd1与Vdd2分别耦接二极管环R1以及R2到静电共接部份ESD_GND。由于Vdd1与Vdd2的电压不同，因此二极管环R1串接的二极管数目与R2串接的二极管数目不同。举例来说，若Vdd1为3.3V，Vdd2为1.5V，为了让集成电路能够在正常工作时不会透过二极管环R1以及R2对静电共接部份ESD_GND放电，则二极管环R1的正向(forward)二极管串101需要5个二极管，二极管环R2的正向二极管串102则只需要1个二极管。

然而，若上述静电放电电路的Vdd1与Vdd2间的电压差越来越大时，二极管环R1与R2所需串接的二极管便需要随的增加。如此，将导致集成电路的布局面积增加，集成电路的制作成本也会跟着增加。

发明内容

有鉴于此，本发明的一目的就是在提供一种静电放电电路，用以减少器件的数目。

本发明的一目的就是在提供一种静电放电电路，用以减少集成电路布局面积，并且减少生产成本。

为达上述或其他目的，一种静电放电电路，包含有至少一第一共接电压部份、至少一第二共接电压部份、一第一静电共接部份、至少一第一二极管环、一第二静电共接部份、至少一第二二极管环、以及一第三二极管环。

该第一共接电压部份，用以耦接使用第一电压位准的电路。第二共接电压部份，用以耦接使用第二电压位准的电路。且第一静电共接部份是用以提供一放电路径。第一二极管环其一端耦接该第一静电共接部份，另一端耦接该第一共接电压部份。第二静电共接部份是用以提供另一放电路径。该第二二极管环的一端耦接该第二静电共接部份，另一端耦接该第二共接电压部份。第三二极管环其一端耦接该第一静电共接部份，另一端耦接该第二静电共接部份。

本发明的精神是在于将已知集成电路中的静电共接部份分为至少两组，以分别对应至少两个内部的共接电压。并且上述静电共接部份使用二极管环串接。因此，可以节省耦接于较高共接电压以及与较高共接电压耦接的静电共接部份的二极管环的二极管数目。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是已知静电放电电路的电路图。

图2是根据本发明实施例所绘示的半导体集成电路的电路方块图。

图3是根据本发明实施例所绘示的静电放电电路201的电路图。

附图标号

Vdd1、Vdd2：共接电压

R1、R2、R01～R10、R30：二极管环

ESD_GND、301、302：静电共接部份

101、102、SD30、SD31：二极管串

20～29：功能区块

201：静电放电电路

D01：二极管

具体实施方式