[发明专利]使用早期源极侧升压减少非易失性存储装置中的编程干扰

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器已变为日益普遍用于各种电子装置中。举例来说，非易失性半导体存 储器用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其 它装置中。电可擦除可编程只读存储器(EEPROM)和快闪存储器是最普遍的非易失性 半导体存储器。与传统的全特征EEPROM相反，通过同样是EEPROM类型的快闪存储 器，整个存储器阵列的内容或存储器的一部分的内容可在一个步骤中擦除。

传统EEPROM和快闪存储器两者均利用半导体衬底中定位在沟道区上方且与沟道 区绝缘的浮动栅极。所述浮动栅极定位在源极区与漏极区之间。控制栅极提供在浮动栅 极上方且与浮动栅极绝缘。如此形成的晶体管的阈值电压(V_TH)受控于浮动栅极上保 留的电荷量。也就是说，在晶体管接通之前必须施加至控制栅极以允许在其源极与漏极 之间传导的最小电压量受控于浮动栅极上的电荷电平。

一些EEPROM和快闪存储器装置具有用于存储两种范围电荷的浮动栅极，并且因 此可在两种状态(例如，经擦除状态与经编程状态)之间编程/擦除存储器元件。此快闪 存储器装置有时称为二进制快闪存储器装置，因为每一存储器元件可存储一位数据。

通过识别多个相异的允许/有效经编程阈值电压范围来实施多状态(也称为多电平) 快闪存储器装置。每一相异阈值电压范围对应于在存储器装置中编码的数据位组的预定 值。举例来说，当元件可置于对应于四个相异阈值电压范围的四个离散电荷带中的一者 中时，每一存储器元件可存储两位数据。

通常，将在编程操作期间施加于控制栅极的编程电压V_PGM作为量值随着时间增加 的一系列脉冲而施加。在一种可能的方法中，脉冲的量值随每一连续脉冲增加预定步长， 例如0.2到0.4V。可将V_PGM施加于快闪存储器元件的控制栅极。在编程脉冲之间的周 期中，实行验证操作。也就是说，在连续的编程脉冲之间读取正在并行编程的一组元件 中每一元件的编程电平，以确定其是否等于或大于所述元件正在编程到的验证电平。对 于多状态快闪存储器元件的阵列，可针对元件的每一状态执行验证步骤以确定所述元件 是否已达到其数据相关联的验证电平。举例来说，能够以四个状态存储数据的多状态存 储器元件可能需要对三个比较点执行验证操作。

此外，当对EEPROM或快闪存储器装置(例如，NAND串中的NAND快闪存储器 装置)进行编程时，通常将V_PGM施加于控制栅极且将位线接地，从而致使将来自单元 或存储器元件(例如，存储元件)的沟道的电子注入浮动栅极中。当电子在浮动栅极中 累积时，浮动栅极变为带负电且存储器元件的阈值电压升高，使得存储器元件被视为处 于经编程状态。关于此编程的更多信息可参见题目为“用于非易失性存储器的源极侧自 升压技术(Source Side Self Boosting Technique For Non-Volatile Memory)”的第 6,859,397号美国专利和2005年2月3日公开的题目为“检测过编程存储器(Detecting Over Programmed Memory)”的第2005/0024939号美国专利申请公开案，所述两者的 全文均以引用的方式并入本文中。

然而，编程干扰可在其它NAND串的编程期间在被禁止的NAND串处发生，且有 时在经编程NAND串本身处发生。当未选定非易失性存储元件的阈值电压由于其它非易 失性存储元件的编程而移位时发生编程干扰。编程干扰可在先前经编程的存储元件以及 尚未编程的经擦除存储元件上发生。

发明内容

本发明通过提供一种用于减少非易失性存储装置中的编程干扰的方法来解决以上 和其它问题。

在一个实施例中，一种用于操作非易失性存储装置的方法包含升压衬底的第一区。 一组非易失性存储元件至少部分形成于所述衬底上。所述组非易失性存储元件与一组字 线相关联且包含至少一个与所述组字线中的选定字线相关联的非易失性存储元件。所述 第一区在所述选定字线的源极侧。所述方法进一步包含升压所述衬底的在所述选定字线 的漏极侧上的第二区，其中所述第一区的所述升压相对于所述第二区的所述升压较早地 发生。此方法可例如结合其中隔离字线往往使第一区与第二区彼此隔离的升压模式来使 用。