[发明专利]用于在非易失性存储器装置中读取多电平单元的方法

说明书

技术领域

本发明大体上涉及存储器装置，且明确地说，本发明涉及非易失性存储器装置。

背景技术

存储器装置通常在计算机或其它电子装置中提供作为内部半导体集成电路。存在许多不同类型的存储器，其中包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器装置已发展成为用于各种各样的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用单晶体管存储器单元，其允许高存储器密度、高可靠性和低功率消耗。快闪存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机和蜂窝式电话。程序代码和系统数据(例如基本输入/输出系统(BIOS))通常存储在快闪存储器装置中以供在个人计算机系统中使用。

随着电子系统的性能和复杂性的增加，系统中对额外存储器的需要也随之增加。然而，为了继续降低系统的成本，零件计数必须保持为最小。这可通过增加集成电路的存储器密度来实现。

可通过使用多电平单元(MLC)代替单电平单元(SLC)来增加存储器密度。MLC存储器可在不添加额外单元和/或增加电路小片大小的情况下增加存储在集成电路中的数据量。MLC方法在每一存储器单元中存储两个或两个以上数据位。

图1说明典型的现有技术SLC NAND存储器单元阵列。此图展示在典型的2千字节(kB)存储器区块中使用的16k位线和32字线存储器阵列。如可看到的，所述阵列包含字线WL0到WL31和位线BL0到BL16383。在每一位线的每一末端上使用选择栅极漏极(SGD)晶体管101、102和选择栅极源极(SGS)晶体管104、105以启用对所述阵列的选择性存取。源极线100耦合到串联位线的源极端。

SLC阵列的每一字线被视为数据页。举例来说，WL0可被视为具有2kB数据的页0。WL1则为页1。这继续直到标记为页31的WL31。

图2说明典型的现有技术MLC NAND存储器单元阵列。此图展示与SLC阵列基本上相同的结构，其包括位线BL0到BL16383、WL0到WL31、SGD晶体管201、202、SGS晶体管204、205和源极线200。然而，MLC存储器阵列包含63个数据页，因为其针对每一存储器单元具有两个位。

MLC阵列的每一字线WL0到WL31包含两个数据页。举例来说，WL0是等于4kB数据的页0和页1。这继续直到包含页62和页63的WL31。换句话说，下部页是偶数页页0、页2、……、页62。上部页数据是奇数页页1、页3、……、页63。在编程操作期间，存储器控制器通常首先发送下部页数据以供编程，接着编程上部页数据。

多电平单元具有多个阈值电压(V_t)窗，其每一者指示不同的状态。图3说明下部页和上部页数据的典型MLC V_t分布。多电平单元通过向存储在所述单元上的特定电压范围指派位模式来利用传统快闪单元的模拟性质。此技术准许每单元存储两个或两个以上位，这取决于指派给所述单元的电压范围的数量。

图3展示下部数据页V_t仅包含两个状态中的一者(即，“11”或“10”)，其中最右位被视为下部数据页。在此分布中，不需要严格的“10”状态，因为在“11”状态与“10”状态之间存在足够的V_t差值。“11”状态通常称为已擦除状态。

沿着V_t轴指示的rLP电压是施加到选定字线的下部页读取偏压。未选定字线电压为大约5.5V以绕过偶数上部单元状态。rLP电压通常为大约0.5V。

图3的下部分布是上部页单元V_t分布。将上部页数据写入到已经用下部数据页编程的单元。从下部页V_t分布到上部页V_t分布的箭头展示可能的状态变化。举例来说，在将逻辑“1”编程到上部数据页中之后，擦除状态“11”可变成逻辑“11”301，或在将上部数据页编程为逻辑“0”之后，其可变成逻辑“01”302。在将上部数据页编程为逻辑“0”状态之后，下部页编程状态“10”可变成逻辑“00”305，或在将上部页编程为逻辑“1”之后，其可变成“10”306。

由于现在在图3的下部分布中存在四个状态，所以需要更严格的单元V_t分布。沿着V_t轴说明电压r00。所述r00电压是用于在上部数据已被写入时偏置字线以便读取下部数据的电压。通常，r00是1.3V。