[发明专利]薄膜形成方法及薄膜层叠结构

说明书

技术领域

本发明涉及当在半导体晶圆等被处理体上形成阻挡膜、晶种膜等薄膜时的薄膜形成方法及薄膜层叠结构。

背景技术

通常，制造半导体设备时需要在半导体晶圆上反复地进行成膜处理、图案蚀刻处理等各种处理，由此制造出所期望的设备。但是，近来随着对半导体设备的集成化及细微化要求的提高，线宽和孔径在越发微细化。

作为布线材料和埋入材料一般使用铝、铝合金。然而，近来随着各种尺寸的微细化，需要进一步减小电阻，因此电阻非常小且廉价的钨、铜作为布线材料和埋入材料使用(参照日本特开第2000-77365号公报、日本特开平第10-74760号公报、日本特开平第10-214836号公报、及日本特开第2005-285820号公报)。

当使用铝(包括铝合金)、钨(W)、铜(Cu)等作为布线材料时，为了防止布线材料自身的硅化和提高与基底层的密合性，形成所述布线材料之前作为基底膜通常先形成阻挡膜。当布线材料使用铝(包括铝合金)、钨时，作为这种阻挡膜使用Ti膜、TiN膜等，而当布线材料使用铜时，作为这种阻挡膜使用Ta膜、TaN膜。作为阻挡膜的各种薄膜是对应于薄膜种类从热CVD(化学气相沉积，Chemical Vapor Deposition)法、等离子体CVD法、溅射法等成膜方法中选择使用最优的成膜方法而形成的。

除了热CVD法以外，在允许的情况下可以使用等离子体CVD法、溅射法等作为成膜方法。等离子体CVD法因成膜中晶圆自身容易带电，所以容易发生绝缘膜被破坏等充电损伤(Charging Damage)。因此，根据薄膜种类趋于使用晶圆自身较不容易带电的溅射法。

在此，说明根据如上所述的溅射法的成膜方法的一个例子。图6A和图6B表示根据溅射法的现有的成膜方法的一个例子的说明图。在如图6A所示的半导体晶圆S的表面具有由例如SiO₂膜等形成的绝缘层2，该绝缘层2上形成有如通孔(via hole)、导通孔(through hole)、接触孔这样的孔状凹部4，在该凹部4的底部露出下层的应电连接的接触部6。该接触部6对应于如晶体管的源极(source)、漏极(drain)等的下层布线层、下层元件的电极。

成膜时如图6B所示，首先在晶圆S的表面、包括所述凹部4的内表面上通过溅射法大致均匀地形成如Ti膜。其次，再利用溅射法在之前形成的Ti 8膜上大致均匀地形成TiN膜10，由此形成以所述Ti膜8和TiN膜10的层叠结构构成的阻挡层12。

若形成这样的阻挡层12，则利用例如热CVD法等方法将布线材料14成膜，从而埋入所述凹部4内部的同时，在晶圆S的整个上表面形成布线层14。该布线层14由例如铝(包括合金)、钨等金属形成。之后，所述布线层14、阻挡层12被蚀刻成所期望的图形而形成期望的布线图形。

发明内容

利用如上所述的溅射法的成膜方法中产生充电损伤的频率较低。但是尽管如此，根据情况也有产生充电损伤的情况。如此，产生充电损伤时就会发生半导体元件的特性变差、可靠性降低等问题，尤其是因晶体管特性的劣化而导致消耗电力增加、运行速度降低等问题。

本发明是着眼于以上问题，为了有效地解决上所述的问题而提出的，其目的在于提供一种可以在溅射时大幅抑制发生充电损伤的薄膜形成方法。

为了实现上述目的，本发明所提供的薄膜形成方法，其特征在于包括以下工序：防止膜形成工序，在被处理体的表面上通过溅射形成用于防止充电损伤的防充电损伤膜；薄膜形成工序，在被处理体的表面上形成的防充电损伤膜表面上通过溅射形成所期望的薄膜。

根据本发明，当被处理体的表面上通过溅射形成所期望的薄膜时，作为其前工序通过溅射形成防充电损伤膜。由此，大幅抑制溅射时发生充电损伤。

优选所述防充电损伤膜由Co(钴)、Ge(锗)、Ru(钌)中的任意一种材料形成。

另外，优选在所述被处理体的表面上预先形成有绝缘层，所述防止膜形成工序中在绝缘层的表面形成用于防止充电损伤的防充电损伤膜。

另外，例如在所述薄膜形成工序中形成一个种类的薄膜，或者在所述薄膜形成工序中依次形成不同种类的多个薄膜。

另外，优选所述薄膜为金属膜或含金属的膜。

另外，本发明是一种薄膜的层叠结构，其是形成于在被处理体的表面上的薄膜的层叠结构，其特征在于，其具备：在所述被处理体的表面上通过溅射形成的防充电损伤膜；所述防充电损伤膜的表面上通过溅射形成的一层薄膜。