[发明专利]减少读取期间的编程干扰的影响

权利要求书

1.一种操作NAND非易失性存储器的方法，其包含：

使用第一组读取比较值读取第一组非易失性存储元件，所述第一组非易失性存储 元件连接到邻接源极选择控制线的第一控制线；及

使用第二组读取比较值读取连接到第二控制线的第二组非易失性存储元件，所述 第二控制线邻接所述第一控制线但不邻接所述源极选择控制线，所述第一组读取比 较值中的至少一个读取比较值不同于所述第二组读取比较值中的对应读取比较值。

2.根据权利要求1所述的方法，其中：

所有所述第一组读取比较值均不同于所述第二组读取比较值中的对应读取比较 值。

3.根据权利要求1所述的方法，其中：

所述第一组读取比较值中的所述至少一个读取比较值大于所述第二组读取比较 值中的所述对应读取比较值。

4.根据权利要求1所述的方法，其中：

所述第二组非易失性存储元件连接到包含第二控制线的控制线组。

5.根据权利要求4所述的方法，其进一步包含：

使用第三组读取比较值读取第三组一个或多个非易失性存储元件，所述第三组一 个或多个非易失性存储元件连接到所述第一控制线。

6.根据权利要求1所述的方法，其中：

所述读取所述第一组非易失性存储元件包括使用所述第一组读取比较值读取第 一数据页及使用第三组读取比较值读取第二数据页。

7.根据权利要求1所述的方法，其中：

所述第一组非易失性存储元件及所述第二组非易失性存储元件为多状态NAND 快闪存储器装置；及

所述第一控制线及所述第二控制线为字线。

8.一种NAND非易失性存储系统，其包含：

非易失性存储元件，所述非易失性存储元件包括连接到第一控制线的第一组非易 失性存储元件，及连接到与所述第一控制线不同的第二组控制线的第二组非易失性 存储元件，所述第一控制线邻接源极选择控制线，所述第二组控制线邻接所述第一 控制线但不邻接所述源极选择控制线；及

与所述非易失性存储元件连通的管理电路，所述管理电路致使使用第一组读取比 较值读取所述第一组非易失性存储元件及使用第二组读取比较值读取所述第二组 非易失性存储元件，所述第一组读取比较值中的至少一个读取比较值不同于所述第 二组读取比较值中的对应读取比较值。

9.根据权利要求8所述的NAND非易失性存储系统，其中：

所述第一组非易失性存储元件及所述第二组非易失性存储元件为多状态NAND 快闪存储器装置。

10.根据权利要求8所述的NAND非易失性存储系统，其中：

所述非易失性存储元件布置于块中，每一块包括一组页，所述页界定编程的单位 且块界定擦除的单位；

所述第一控制线及所述第二组控制线为字线，所述字线为共用块的部分；

所述共用块包括一组位线；及

所述第一组非易失性存储元件的每一者连接到所述组位线的一不同位线。

11.根据权利要求8所述的NAND非易失性存储系统，其中：

所述第一组读取比较值中的所述至少一个读取比较值大于所述第二组读取比较 值中的所述对应读取比较值。

12.根据权利要求8所述的NAND非易失性存储系统，其中：

所述读取所述第一组非易失性存储元件包括使用所述第一组读取比较值读取第 一数据页及使用第三组读取比较值读取第二数据页。

13.根据权利要求8所述的NAND非易失性存储系统，其中：

所述管理电路使用第三组读取比较值读取第三组非易失性存储元件，所述第三组 非易失性存储元件连接到所述第一控制线。

14.根据权利要求8所述的NAND非易失性存储器系统，其中：

所有所述第一组读取比较值大于所述第二组读取比较值中的对应读取比较值。

15.根据权利要求8所述的NAND非易失性存储器系统，其中：

所述管理电路包括控制器、状态机、命令电路、控制电路及解码器中的任何一者 或组合。