[实用新型]带隙基准电压产生电路

说明书

技术领域

本实用新型涉及电压产生电路，尤其是涉及一种带隙基准电压产生电路。

背景技术

模拟电路中需要具有低温度飘移特性和高电源电压抑制比的基准电压产生电路，以提供基准电压Vref。带隙基准电压源凭借低温度飘移特性和高电源电压抑制比的优势在模拟电路及数模混合电路中得到了广泛的应用，例如A/D，D/A转换器、存储器等。

带隙基准电压产生电路利用具有负温度特性的PN结正向导通电压和具有正温度特性的两个PN结正向导通电压差，按照一定的比例叠加，两者的正负温度系数互相抵消，产生具有非常小温度漂移特性的带隙基准电压。传统的带隙基准电压产生电路产生的电压为1.25V左右。随着集成电路工艺的发展，工艺特征尺寸不断降低，器件的可靠性所允许的工作电压也逐步降低，以及环保、便携式产品的要求也使得系统的工作电压越来越低。传统的带隙基准电压产生电路的最小工作电压不能低于它的输出电压1.25V。《固体电路月刊》(Journal of Solid-State Circuits，简称JSSC)1999年5月号刊登Hironori Banba的论文“A CMOS Bandgap Reference Circuit with Sub-1-VOperation”，公开了一种新的带隙基准电压产生电路，能够在1.2V及更低的电源电压下产生低温度漂移特性的基准电压。

如图1所示，PNP晶体管T1、T2基级接地，运算放大器Uab虚短，两个输入端Va、Vb电压相等，于是在电阻R3上产生与温度成正比的电流，在电阻R1、R2上产生具有负温度特性的电流。电阻R1、R2阻值相等，所以电阻R1上通过的电流和电阻R2上通过的电流相等。由于电流镜作用，分别通过PMOS晶体管P1、P2、P3的电流I1、I2、I3相等，分别通过PNP晶体管T1、T2的电流也相等。调节电阻R2、R3到合适的阻值，使通过电阻R2电流的负温度特性和通过电阻R3电流的正温度特性相互抵消，产生一个低温度特性的电流I2，该电流镜像到电阻R4，在电阻R4上产生具有低温度漂移特性的参考电压Vref。电阻R4选取不同阻值，输出参考电压也不同，因此产生较低输出电压的基准电压。正常工作时，PMOS晶体管P1、P2、P3工作在饱和区域，通过他们的漏源电压降很小，因此这样的电路结构不受传统带隙基准电压的限制，可以工作在低于1.2V的电源电压下。

但是图1的电路结构存在一些缺陷。首先电路中采用的基本电流镜结构，电流源输出阻抗较低，在输出参考电压Vref与运算放大器Uab两个输入端Va、Vb电压不一致的情况下，PMOS晶体管P3的漏源电压与PMOS晶体管P1、P2的漏源电压不同，受沟道长度调制效应影响造成电流镜不匹配，因此输出电压Vref的值受到限制且较易受到电源电压波动的影响。而且，运算放大器Uab两个输入端Va、Vb的电压为PN结正向导通电压，约为0.65V，并通过电阻R1、R2接地。这样通过电阻R1、R2的电流大小取决于它们的电阻值，而出于低功耗的考虑电阻R1、R2需要较大的阻值。Hironori Banba在其论文中给出了电阻值：R1＝R2＝2063kΩ，R3＝393kΩ，R4＝884kΩ。集成电路工艺中制造这样的电阻将占用较大的芯片面积，比较电路中其他单元的面积，整个带隙基准电压产生电路的芯片面积的一半以上由这四个电阻的阻值总和所决定。

发明内容

本实用新型所要解决的技术问题是弥补上述缺陷，提出一种带隙基准电压产生电路。

本实用新型的技术问题通过以下技术方案予以解决。

这种带隙基准电压产生电路，包括具有至少三个电流通路的电流镜电路、反馈控制电路；所述电流镜电路的第一电流通路包括串联的第一MOS晶体管、第一双极型晶体管以及与第一双极型晶体管并联的第一电阻，第二电流通路包括依次串联的第二MOS晶体管、第三电阻、第二双极型晶体管网络以及与第三电阻、第二双极型晶体管网络并联的第二电阻，第三电流通路包括串联的第三MOS晶体管和第四电阻；所述反馈控制电路的输出端与第一MOS晶体管、第二MOS晶体管和第三MOS晶体管的栅极连接，反馈控制电路的输入端与第一MOS晶体管和第二MOS晶体管的漏极分别连接。

这种带隙基准电压产生电路的特点在于：还包括第五电阻，所述第五电阻与第一电阻、第二电阻构成T型电阻网络，第五电阻、第一电阻和第二电阻的一端部连接在一起，第一电阻的另一端部与第一双极型晶体管的输入端连接，第二电阻的另一端部与第三电阻的输入端连接。