[实用新型]带隙基准电压产生电路

权利要求书

1.一种带隙基准电压产生电路，包括具有至少三个电流通路的电流镜电路、反馈控制电路；所述电流镜电路的第一电流通路包括串联的第一MOS晶体管、第一双极型晶体管以及与第一双极型晶体管并联的第一电阻，第二电流通路包括依次串联的第二MOS晶体管、第三电阻、第二双极型晶体管网络以及与第三电阻、第二双极型晶体管网络并联的第二电阻，第三电流通路包括串联的第三MOS晶体管和第四电阻；所述反馈控制电路的输出端与第一MOS晶体管、第二MOS晶体管和第三MOS晶体管的栅极连接，反馈控制电路的输入端与第一MOS晶体管和第二MOS晶体管的漏极分别连接；其特征在于：

还包括第五电阻，所述第五电阻与第一电阻、第二电阻构成T型电阻网络，第五电阻、第一电阻和第二电阻的一端部连接在一起，第一电阻的另一端部与第一双极型晶体管的输入端连接，第二电阻的另一端部与第三电阻的输入端连接。

2.如权利要求1所述的带隙基准电压产生电路，其特征在于：

还包括第四MOS晶体管、第五MOS晶体管、第六MOS晶体管，所述第一MOS晶体管通过第四MOS晶体管的漏源端与第一双极型晶体管的输入端连接，所述第二MOS晶体管通过第五MOS晶体管的漏源端与第三电阻连接，所述第三MOS晶体管通过第六MOS晶体管的漏源端与第四电阻连接；所述反馈控制电路的输入端与第四MOS晶体管和第五MOS晶体管的漏极分别连接。

3.如权利要求2所述的带隙基准电压产生电路，其特征在于：

所述第一MOS晶体管至第六MOS晶体管为PMOS晶体管。

4.如权利要求2所述的带隙基准电压产生电路，其特征在于：

所述第一双极型晶体管为PNP型晶体管，所述第二双极型晶体管网络由一个以上并行连接的PNP型晶体管组成。

5.如权利要求2所述的带隙基准电压产生电路，其特征在于：

所述反馈控制电路的输入端与第一电阻的中部接点和第二电阻的中部接点分别连接。

6.如权利要求1至5中任意一项所述的带隙基准电压产生电路，其特征在于：

所述第四电阻为可调电阻。