[发明专利]接口逻辑状态采样的方法及装置

说明书

技术领域

本发明涉及电路的复位技术，尤其涉及接口逻辑状态采样的方法及装置。

背景技术

目前，随着技术的发展，集成电路(IC，Integrated Circuit)芯片功能越来越强，很多芯片的管脚在复位时为输入配置管脚。例如对于具有线脚系列终端逻辑(SSTL，Stub Series-terminated Logic)电平特点的芯片电路和具有高速收发器逻辑(HSTL，High Speed Transceiver Logic)电平特点的芯片电路，在正常工作时需要戴维南(Thevenin)端接电路，所述Thevenin端为接电路的管脚，复位时，这些管脚作为复位状态下的配置管脚。

图1中示出了现有技术中对电路进行复位的装置结构图，该装置包括电阻R1、电阻R2、放大器11、放大器12、电阻13和电阻14。图中的to line连接至电路，该装置通过管脚连接至to line，正常工作时输入管脚的偏置电平为VDDQ/2，这里，VDDQ为高电平。对电路进行复位时，无论需要的配置电平为高电平还是低电平，输入放大器11的电平和输入放大器12的电平都相反，这导致了通过电阻13、电阻14后输入管脚的电平一直保持为VDDQ/2，也就是，管脚此时的逻辑状态采样是正常工作时的偏置电平，而不是复位状态下需要的配置电平，没能实现复位状态下的配置。

举例来说，假设复位状态下需要的配置电平为高电平，当输入放大器11的为低电平时，输入放大器12的为高电平，这样，通过电阻13、电阻14后输入到管脚处的电平为VDDQ/2，而VDDQ/2为正常工作时的偏置电平，导致复位时逻辑状态采样失败。同样地，假设复位状态下需要的配置电平为低电平，当输入放大器11的为高电平时，输入放大器12的为低电平，这样，通过电阻13、电阻14后输入到管脚处的电平为VDDQ/2，而VDDQ/2为正常工作时的偏置电平，导致复位时逻辑状态采样失败。

由以上分析可见，现有技术没有实现复位状态下的配置。

发明内容

本发明实施例提供一种接口逻辑状态采样的方法，该方法能够实现复位状态下的配置。

本发明实施例提供一种接口逻辑状态采样的装置，该装置能够实现复位状态下的配置。

一种接口逻辑状态采样的的方法，该方法包括：

控制器一接收复位信号后产生控制信号，控制可控开关一置于配置电平侧，将配置电平通过偏置电阻一输入配置管脚。

一种接口逻辑状态采样的的装置，该装置包括控制器一、可控开关一和偏置电阻一；

所述控制器一，用于接收复位信号后产生控制信号，控制可控开关一置于配置电平侧；

所述可控开关一，用于在控制器一的控制下，置于配置电平侧；

所述偏置电阻一，置于配置管脚与可控开关一之间，用于进行阻抗匹配。

从上述方案可以看出，通过本发明实施例接收复位信号后产生控制信号，控制可控开关一置于配置电平侧，将配置电平通过偏置电阻一输入配置管脚，不会出现现有技术中复位状态下通过配置管脚给电路配置的电平保持为偏置电平，而不能置于配置电平的问题，实现了复位状态下的配置。

附图说明

图1为现有技术接口逻辑状态采样的装置结构示意图；

图2为本发明实施例接口逻辑状态采样的装置结构示意图例一；

图3为本发明实施例接口逻辑状态采样的装置结构示意图例二；

图4为本发明实施例接口逻辑状态采样的装置结构示意图例三。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明进一步详细说明。

现有技术中采用输入放大器11的电平和输入放大器12的电平相反，来保证正常工作时输入管脚的是偏置电平，然而，由于输入电平相反导致了复位时逻辑状态采样的失败，不能实现复位状态下的配置。为了解决现有技术中的问题，本发明实施例采用控制输入管脚的电平的方案，既实现了复位时输入管脚的电平置于配置电平，也保证了正常工作时输入管脚的电平置于偏置电平，从而解决了现有技术中存在的问题。

参见图2，为本发明实施例接口逻辑状态采样的装置结构示意图例一，该装置包括控制器一、可控开关一和偏置电阻一；

所述控制器一，用于在复位状态时，接收复位信号后产生控制信号，控制可控开关一置于配置电平侧；

所述可控开关一，用于在控制器一的控制下，置于配置电平侧；

所述偏置电阻一，置于配置管脚与可控开关一之间，用于进行阻抗匹配。