[发明专利]一种随机存储器实现不同配置的方法

说明书

技术领域

本发明涉及的是一种随机存储器的双重配置方法。

背景技术

随机存取存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。

存储器容量是每个存储器芯片所能存储的二进制数的位数。一组二进制信息称为一个字单元，一个字单元由若干位(Bit)组成。每个字单元分配一个地址，若一个存储器由N个字单元组成，每个字单元有M位，则存储器的容量为M^*N。即“存储器容量＝字单元数^*数据线位数”叫做存储器的配置。

存储器的地址输入端口用于选择片内的存储字单元，地址输入端口的个数是由容量和配置决定的。一定容量的RAM可以设计出不同的配置，即一个存储字单元的位数不同。

目前，存储器芯片绝大多数是单一配置，即一块芯片的数据线的位数是固定的。不同配置的静态存储器的内部电路如果分别设计，则制造每种单一产品都需要独立的掩膜组。随着芯片结构越来越小，生产工艺的更新换代，掩膜成本以指数级增长。同时，要针对各种配置的产品分别设计，也加大了设计成本。因此，必须通过其它途径来减轻掩膜成本不断上升和技术开发成本高的压力。

发明内容

本发明的目的在于，提供一种随机存储器实现不同配置的方法，用以解决上述缺陷。

本发明采用的技术方案在于，首先提供一种随机存储器实现不同配置的方法，其针对于一随机存储器，实现R＝N^*M与R＝P^*Q的配置转换，其中R为存储器容量，N、P为字单元个数，M、Q为字单元的数据线位数，M＝2Q，其包括的步骤为：

提供一配置为R＝N^*M的基本存储内核；

提供对应不同逻辑值的一选择信号opt^*M，在所述的选择信号opt^*M处于第一电位状态时，实现随机存储器的字单元数据位数M的配置，封装下的输入或输出信号与实际信号完全一致；

在所述选择信号opt^*M处于第二电位状态时，对基本存储内核输入或输出的数据信号的字单元数据线位数进行一字长选择处理，使输入或输出基本存储内核的字单元数据线位数M中指定的Q位数据信号为新的字单元数据，实现随机存储器的字单元数据位数为Q的配置；

进行一封装连线转换处理，封装下的Q位外部数据所对应的存储器输入或输出数据和M位数据中指定的Q位数据进行信号传输。所述的M位数据经字长选择处理后和基本存储内核的字单元M位数据进行信号传输。

进行一输入输出处理，即在随机存储器的接口处，把M位的输入或输出信号转化为用于封装的双向输入输出信号；

其中，在为实现R＝P^*Q的配置下，为了与R＝N^*M的配置的封装管脚完全一样，在封装处理中Q位双向输入输出信号的数据端与指定管脚连接，其他双向输入输出数据端不连接管脚信号；

较佳的，还包括提供一地址位控制信号sae，其在所述的选择信号opt^*M处于第二电位状态时，在字长选择处理过程中与所述的选择信号opt^*M共同作用，用于基本存储内核字单元的数据线位数M中指定的Q位数据信号输入或输出；

较佳的，所述的字长选择处理步骤还包括所述的地址位控制信号sae与所述的选择信号opt^*M产生第一字长选择信号m_sae和第二字长选择信号m_saeb，其分别作为Q比特数据线位数以及M-Q比特数据线位数的地址选择信号，其中，在所述的选择信号opt^*M处于第二电位状态时，第一字长选择信号m_sae与第二字长选择信号m_saeb逻辑值相反，它们作用于基本存储内核的指定的Q位数据信号的输入或输出时的地址选择。当所述的选择信号opt^*M处于第一电位状态时，第一字长选择信号m_sae和第二字长选择信号m_saeb的逻辑值相同，允许基本存储内核的M位数据输入或输出，从而实现随机存储器的字单元数据位数M的配置；

较佳的，所述封装连线转换处理步骤还包括当所述的选择信号opt^*M处于第二电位状态时，读操作下：存储器的Q位字单元数据信号按照封装定义重新排列，组成新的M位数据进行传输；写操作下：存储器输入数据线信号按照封装定义提取重新排列，按照存储器指定Q位字单元数据信号进行传输；