[发明专利]芯片、芯片互联系统和校验芯片互联的方法

说明书

技术领域

本发明涉及电子技术领域，尤其指一种芯片、芯片互联的系统和校验芯片互联的方法。

背景技术

随着集成电路技术的日益发展，电子器件及产品系统的集成度越来越高，复杂度也越来越大，因此对于电路系统中芯片部件以及各芯片之间连接的测试技术也随之日趋复杂。

现有技术中针对芯片互联的校验，通常采用JTAG(Joint Test ActionGroup，联合测试行动组)接口或CRC(Cyclical Redundancy Check，循环冗余校验)校验码进行。前者通过JATG标准测试接口并配合仿真器，可以实现检测芯片的互联情况，但是不能检测芯片接口的时序问题；而通过CRC校验码进行芯片接口校验的实现方法较为复杂，且计算量大，消耗的逻辑较多。

发明内容

本发明实施例提供一种芯片、芯片互联系统和校验芯片互联的方法，以解决现有技术中芯片互联校验实现较为复杂的缺陷。

为达到上述目的，本发明实施例提出一种芯片互联的系统，包括互联的前级芯片和后级芯片，所述前级芯片包括校验序列发送单元，所述后级芯片包括校验序列接收单元，

所述校验序列发送单元，使用多个单比特数据生成移位校验序列，并将所述移位校验序列的数据依次向所述后级芯片发送；

所述校验序列接收单元，使用所述移位校验序列中的数据生成移位对比序列，并将所述移位对比序列和接收的所述移位校验序列进行比较得到校验结果。

本发明实施例还提供了一种芯片，包括校验序列接收单元，使用接收到的移位校验序列中的数据生成移位对比序列，并将所述移位对比序列和所述移位校验序列进行比较得到校验结果；所述移位校验序列和所述移位对比序列为PN9序列。

本发明实施例还提供了一种校验芯片互联的方法，包括：

后级芯片接收前级芯片发送的移位校验序列；

所述后级芯片使用所述移位校验序列中的数据生成移位对比序列，并将所述移位对比序列和接收的所述移位校验序列进行比较得到校验结果。

与现有技术相比，本发明实施例使用多个单比特数据并根据预设算法分别在前后级互联芯片中生成移位校验序列及移位对比序列，并通过对该两个序列进行比较可以实现芯片互联的校验，且技术简单易行，方便测试。

附图说明

图1为本发明实施例校验芯片互联的系统结构图；

图2为本发明实施例校验序列发送的示意图；

图3为本发明实施例校验序列接收的示意图；

图4为本发明实施例校验芯片互联的方法流程图。

具体实施方式

下面结合附图对本发明实施例进一步加以阐述。

本发明公开一种芯片互联的系统，其一个实施例如图1所示，包括互联的前级芯片100和后级芯片200，前级芯片100包括校验序列发送单元110，后级芯片200包括校验序列接收单元210。其中，校验序列发送单元110，使用多个单比特数据根据预设的校验算法生成移位校验序列，并将移位校验序列的数据依次向后级芯片200发送；校验序列接收单元210，使用与校验序列发送单元110相同的多个单比特数据，并根据与校验序列发送单元110中相同的校验算法生成移位对比序列，然后将该移位对比序列和接收的移位校验序列进行比较得到校验结果。

其中，校验序列发送单元110进一步包括第一运算子单元111、第一寄存子单元112及数据发送子单元113。第一运算子单元111，使用配置的多个单比特数据并根据预设的校验算法生成移位校验序列，该多个单比特数据及校验算法可以通过手动配置，也可以预先固化在芯片元件中；第一寄存子单元112，与第一运算子单元111连接，对第一运算子单元111中生成的移位校验序列进行移位存储；数据发送子单元113，连接第一寄存子单元112，将第一寄存子单元112中存储的移位校验序列依次向后级芯片200发送。

校验序列接收单元210进一步包括数据接收子单元211、第二运算子单元212、第二寄存子单元213及序列校验子单元214。其中数据接收子单元211，用于接收前级芯片100依次发送的移位校验序列；第二运算子单元212，使用与校验序列发送单元110相同的多个单比特数据，并根据预设算法生成移位对比序列；第二寄存子单元213，与第二运算子单元212相连接，对第二运算子单元212中生成的移位对比序列进行移位存储；序列校验子单元214，连接数据接收子单元211和第二运算子单元212，将第二运算子单元212中生成的移位对比序列与数据接收子单元211所接收的移位校验序列进行比较，如果对应数据相同则校验成功，否则校验失败。