[发明专利]非易失性存储器中可靠的数据拷贝操作的新颖方法和结构

说明书

本申请是申请号为01814497.7、国际申请日为2001年8月16日、发明名称为“非易失性存储器中可靠的数据拷贝操作的新颖方法和结构”的专利申请的分案申请。

技术领域

本发明涉及的领域为半导体非易失性存储器架构及其操作方法，已经应用于闪速可电擦除可编程只读存储器(EEPROM)。

背景技术

闪速EEPROM器件的一种普通应用，是作为电子设备的海量数据存储子系统。通常实现此类子系统或者是作为能够插入多个主机系统的可拆卸存储卡，或者是作为主机系统之内嵌入的不可拆卸存储器。在这两种设备中，子系统都包括一个或多个闪存器件，并且往往包括一个子系统控制器。

闪速EEPROM器件包括一个或多个晶体管单元阵列，每个单元都能够非易失地存储一位或多位数据。因此闪存不需要电源来保持其中编程的数据。不过，某个单元一旦被编程，就必须先擦除，才能再次用新的数据值编程。这些单元阵列划分成组，以便使读、编程和擦除功能的效率更高。用于海量存储的典型闪存架构，在可擦除块中安排了较大的单元组。每个块都进一步划分为一个或多个可寻址的区段，这些区段是读和编程功能的基本单位。

子系统控制器执行许多功能，包括将子系统的逻辑块地址(LBA)转换为物理芯片、块、区段地址。该控制器也利用通过接口总线发出到闪存器件的一系列命令，来管理低级闪存电路操作。该控制器执行的另一项功能，是对于以多种方式(如通过使用纠错码，或者说ECC)存放在该子系统中的数据，维持其完整性。

对于擦除块包含多个区段的系统，在此类系统的操作中，偶尔也会需要把一个区段的数据拷贝到另一个擦除过的区段。例如，某块的部分区段中的数据被主机新写入子系统的数据取代，但是却要保持原始区段的新数据与该块之内其它不受影响区段之数据的物理邻近性质时，就会发生这种情况。图1中的实例显示了如何能够做到这一点。从原始块读出不受影响区段之数据，随后写入另一块中擦除后的区段中。来自主机的新数据也同样写入这个新块中擦除后的区段中。这些操作完成之后，擦除带有被取代数据的原始块。

在上述的操作期间，当使用常规闪存时，需要从正在读取的存储器传递数据，并且随后把它传递到正在编程的存储器。这些数据传递操作产生了一种等待时间，它等于区段的大小除以闪存接口总线宽度，再乘以总线周期时间。这些操作十有八九是在相同的物理存储器器件上进行。

为了进一步说明这些数据传递等待时间对整体操作的冲击，这里对图1进行更详细的介绍。为说明起见，假设由16个区段组成一块，每个区段分配的递增地址为区段0至区段15，如图1所示。对于这个实例，在数据块的区段7至区段9需要重新写入新数据，写操作序列如下：

1.分配某个未使用的、擦除后的块(擦除块1)，用于区段写入操作；

2.选择原始块的地址，读取原始块的区段0，把数据从闪速EEPROM传递到控制器；

3.选择新分配块的地址，把数据传递回闪速EEPROM并写入新分配块的区段0；

4.对于区段1至区段6重复步骤2和步骤3；

5.选择新分配块的地址，把第7页的新主机数据传递到闪速EEPROM并编程到新分配块的若干区段；

6.对于区段8和区段9重复步骤5；

7.选择原始块的地址，读取原始块的区段10，把数据从闪速EEPROM传递到控制器；

8.选择新分配块的地址，把数据传递回闪速EEPROM并编程到新分配块的区段10；

9.对于区段11至区段15重复步骤7和步骤8；以及

10.为了今后的写操作，擦除原始(现在被取代)的块。

图2显示了典型的现有技术的闪速EEPROM设备的内部架构。关键的功能部件包括I/O总线411和控制信号412(与某个外部控制器连接)、存储器控制电路450(利用命令、地址和状态寄存器，控制内部的存储器操作)、一个或多个闪速EEPROM单元阵列400(每个阵列都带有其自己的行解码器(XDEC)和列解码器(YDEC)402)、一组读出放大器和编程控制电路(SA/PROG)454，以及一个数据寄存器404。

如果需要，就会提供多个阵列400，包括相关的X解码器、Y解码器、编程/校验电路、数据寄存器等等，例如1999年3月30日发布的、转让给SanDisk公司(本申请书的受让人)的5,890,192号美国专利中的介绍，在这里引用它作为参考。

外部接口I/O总线411和控制信号412可以配置为以下信号：

CS-芯片选择。用于激活闪存接口。

RS-读取选通。用于指明AD总线正在用于数据读取操作。