[发明专利]后维特比纠错装置及其相关方法

说明书

相关申请的交叉引用

本发明要求申请日为2006年1月23日，申请号为10-2006-0006818的韩 国专利申请的优先权，其公开在此以引用方式整体包含。

技术领域

本发明的实施例一般涉及一种后维特比(Post-Viterbi)纠错方法。具体而 言，本发明的实施例涉及一种适合于减少误校正(mis-correction)的概率的后维 特比纠错方法及适于执行这种方法的装置。

背景技术

检错和纠错技术在许多存在噪声的数据传输系统和精确度考量中起着重 要的作用。例如，在许多电子数据传输系统中，检错和纠错是通过这样的方 式来实现的：在通过信道发送数据之前使用某一形式的冗余数据对数据进行 编码，而然后使用所述冗余数据来辅助对数据进行解码的处理。

一项已知的用于纠错的技术叫做循环冗余检验(CRC)。在循环冗余检验 中，要通过噪声信道发送的数据与生成多项式相乘以形成码字。

在本说明中，术语“发送码字(transmitted codeword)”将用来表示要通过信 道发送的原始码字，而术语“检测码字(detected codeword)”将用来表示作为在 已通过信道发送码字之后由接收设备检测到的所述码字。此外，生成多项式 一般可称作检错码，其可从不同种类的多项式来设计。

通过用生成多项式除检测码字而从所述检测码字计算检验子(syndrome)。 没有错误的检测码字产生为全0的检验子，而包含错误的检测码字产生不全 为0的检验子。

经常使用后维特比处理器来通过估计在已知形式的错误模式(error  pattern)与估计的错误信号之间的相关量来得到最有可能类型的错误模式和在 所述检测码字内的错误模式的起始位置。

所估计的错误信号通常被计算为均衡器的输出信号与下述信号之间的 差：通过利用部分响应多项式(partial response polynomial)对维特比解码器的 输出进行卷积计算来产生所述信号。所述部分响应多项式是通过使用均衡器 将模拟回读信道(analog readback channel)整形(reshape)为已知的部分响应而 便于所述模拟回读信道的数字化的信号。所述维特比解码器从经整形的、数 字化的均衡器输出来计算所述检测码字。

由于噪声和有缺陷的均衡器，检测码字可能包含错误。因此，通过利用 部分响应多项式对维特比解码器的输出进行卷积而计算得出的信号与均衡器 输出相减来得到错误信号。

作为示例，图1示出了一种后维特比处理器。参考图1，数据通过检错 码(EDC)编码器(未示出)来编码并通过可能包含噪声的信道来发送。均衡器 106将回读信道输出整形为匹配部分响应P(D)的序列，其中“D”表示在数字 序列中的延迟变量，例如：P(D)＝1+6D+7D²+2D³。

部分响应最大似然(PRML)单元108检测发送码字并提供输出。通过均衡 器106的输出和被利用部分响应P(D)进行卷积的PRML单元108的输出相减 而产生错误信号“e”。

EDC解码器单元112计算出检验予以检查在检测码字中出现错误与否。 匹配滤波器单元114包括多个错误模式事件匹配滤波器，其中每一错误模式 事件匹配滤波器都与一个主要错误模式(dominant error pattern)相对应并用来 检测所述检测码字是否包含所述主要错误模式之一。术语“主要错误模式”在 此表示在特定通信信道的潜在错误模式当中发生概率相对较高的错误模式。

每一错误模式匹配滤波器计算出错误模式在检测码字中的特定位置发生 的可能性的似然值或置信值(confidence value)。最大值选择单元116然后在所 述错误模式以及由错误模式匹配滤波器计算的起始位置当中选择具有最大似 然性的错误模式和相关起始位置。然后，校正单元118基于关于最可能的错 误模式和起始位置的信息来校正该错误模式。

作为后维特比处理器如何工作的例子，假定“a”是被记录的数据，“a′”是 由PRML单元108解码的被记录数据，P(D)是部分响应多项式。均衡器108 的输出信号“y”和错误信号“e”可被分别表示为y＝a*p+n和e＝(a-a′)*p+n，其 中“p”表示在存储被记录数据的介质以及均衡器输出之间的回读信道的传递 函数，“n”表示回读信道中的噪声，“*”表示卷积运算。