[发明专利]浅沟渠隔离结构及浮置栅极的制作方法

说明书

技术领域

本发明涉及一种半导体工艺，且特别是涉及一种浅沟渠隔离结构及浮置栅极的制作方法。

背景技术

随着半导体技术的进步，元件的尺寸也不断地缩小。当元件的尺寸进入到深次微米的范围中，甚至是更细微的尺寸时，相邻的元件之间发生短路的机率会升高，因此如何有效地隔离元件与元件之间就变得相当重要。一般来说，工艺中通常会在元件与元件之间加入一层隔离结构来避免短路的发生，而现今较常使用的方法为浅沟渠隔离结构(shallow trench isolation，STI)工艺。由于浅沟渠隔离结构往往是影响可靠度的重要关键，如漏电流的发生机率，因此浅沟渠隔离结构工艺在先进集成电路工艺技术中具有重要的地位。

图1为已知方法所形成的浅沟渠隔离结构的剖面示意图。请参照图1，已知浅沟渠隔离结构的制作方法是先以形成在基底100上的图案化垫层102以及图案化掩模层110作为掩模，在暴露出的基底100中形成沟渠120。然后，在沟渠120中的基底100表面上形成衬层122。接着，利用高密度等离子体(high density plasma，HDP)化学气相沉积法，在基底100上形成氧化硅层130。氧化硅层130填入沟渠120中，并覆盖图案化掩模层110。

然而，在工艺不断微缩的情况下，浅沟渠隔离结构之间的距离也必须缩小，使得沟渠120的高宽比(aspect ratio)越来越大，也就是沟渠120的深度很深，但是其宽度很小。在已知利用高密度等离子体化学气相沉积法形成氧化硅层130时，由于其沟填能力较差，因此氧化硅层130会无法完全填入沟渠120中，而形成孔洞140。而孔洞140会包覆工艺气体，这些气体在晶片内部扩散，而使得半导体元件的效能降低，甚至是导致短路的情况发生，影响后续工艺。

发明内容

有鉴于此，本发明提供一种浅沟渠隔离结构的制作方法，能够具有较好的沟填能力，避免在浅沟渠隔离结构中产生孔洞。

本发明还提供一种浮置栅极的制作方法，可以在元件与元件之间有效地进行隔离，防止短路的情况发生，进而提高工艺的可靠度。

本发明提出一种浅沟渠隔离结构的制作方法。首先，提供其上已形成有图案化掩模层的基底，其中图案化掩模层中具有开口。然后，于图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。接着，以图案化掩模层以及间隙壁为掩模，在基底中形成沟渠。之后，在沟渠中填入介电层。随之，移除图案化掩模层与间隙壁。

在本发明的实施例中，上述在沟渠中填入介电层的方法例如是先在图案化掩模层上形成介电材料层。介电材料层例如是填入沟渠中。之后，进行化学机械研磨工艺，以移除位于沟渠之外的介电材料层。

在本发明的实施例中，上述的介电材料层的形成方法例如是化学气相沉积法。

在本发明的实施例中，上述的介电材料层的材料例如是以臭氧/四乙基硅酸盐(O₃/TEOS)为气体源所形成的氧化硅。

在本发明的实施例中，上述的钝角例如是大于93°。

在本发明的实施例中，上述的间隙壁的形成方法例如是先在图案化掩模层上形成间隙壁材料层。接着，进行各向异性蚀刻工艺，以移除部分间隙壁材料层。

在本发明的实施例中，上述的间隙壁材料层的形成方法例如是原位蒸汽生成法或热氧化法。

在本发明的实施例中，上述的间隙壁的材料例如是氧化硅。

在本发明的实施例中，上述的图案化掩模层的材料例如是氮化硅。

本发明还提出一种浮置栅极的制作方法。首先，提供基底，基底上已依次形成有栅极介电层、第一导体层以及图案化掩模层，其中图案化掩模层中具有开口。接着，在图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。然后，移除未被图案化掩模层与间隙壁覆盖的第一导体层、栅极介电层与部分基底，以在基底中形成沟渠。之后，在沟渠中形成隔离结构。接着，移除图案化掩模层与间隙壁。然后，在隔离结构两侧的基底上形成第二导体层。

在本发明的实施例中，上述的隔离结构的形成方法例如是先在图案化掩模层上形成介电材料层。介电材料层例如是填入沟渠中。之后，进行化学机械研磨工艺，以移除位于沟渠之外的介电材料层。

在本发明的实施例中，上述的介电材料层的形成方法例如是化学气相沉积法。

在本发明的实施例中，上述的介电材料层的材料例如是以臭氧/四乙基硅酸盐为气体源所形成的氧化硅。

在本发明的实施例中，上述的钝角例如是大于93°。