[发明专利]用于使用相同存储器类型来支持检错模式和非检错模式的系统、方法和设备

说明书

技术领域

本发明的实施例大体上涉及集成电路领域，更具体地，涉及用于 使用相同存储器类型来支持纠错模式和非纠错模式的系统、方法和器 件。

背景技术

存储器件易受到误差的影响，例如，瞬态(或软)误差。如果这 些误差没有被适当地处理，则它们可能使计算系统发生故障。以纠错 码(ECC)形式的冗余信息可以被用于提高整个系统的可靠性。然而， 冗余信息增加了存储器系统的存储要求，由此增加了存储器系统的成 本。因此，ECC通常只用于高端或关键任务系统。较低成本(或较 次要)的系统不使用ECC，并提供适合于它们使用的可靠性等级。

在一些情况下，通过增加额外的存储器件(例如，动态随机存取 存储器(DRAM)器件)将存储的附加位增加到系统中。例如，使用 8个DRAM来存储数据的系统还可以使用附加的DRAM来存储校验 码。在其它情况下，附加位被存储在一个变体DRAM中，其被特别 设计以用于ECC系统中。例如，非ECC DRAM可以具有256M比特 的容量和16个输出。该DRAM的ECC变体可以具有288M比特的 容量和18个输出。在这两个实例中，ECC系统与相对应的非ECC系 统相比多了12.5％的存储容量。

在ECC系统中使用不同DRAM器件具有许多缺陷。例如，存在 与DRAM器件的两种(或多种)变体的设计、制造和清点有关的成 本的增加。另外，ECC变体DRAM器件大于其相对应的非ECC对应 物，从而更难制造。向ECC变体DRAM增加附加位降低了器件的良 率，并且因此增加了器件的成本。使用DRAM器件的两种(或多种) 变体的另一个缺点是要求与DRAM器件连接的存储控制器支持额外 的引脚(例如，ECC引脚)。此外，由于ECC变体DRAM模块的连 接器比其非ECC对应物的大，因此其使用了主板上更多的空间。

发明内容

根据本发明的一个方面，提供了一种存储器件，包括：存储体的 分离存储体对，其包括第一存储体和第二存储体，其中如果该存储器 件处在纠错模式下，则数据将被存储在该第一存储体中，而相应的纠 错位将被存储在该第二存储体中；映射逻辑电路，用于将与将被存储 在该第一存储体中的数据相对应的纠错位映射到该第二存储体；以及 寄存器位，其指示该存储器件是处在纠错模式下还是处在非纠错模式 下。

根据本发明的另一方面，提供了一种用于使用相同存储器类型来 支持纠错模式和非纠错模式的方法，包括：确定存储器件是处在纠错 模式还是处在非纠错模式下，该存储器件具有存储体的至少一个分离 存储体对；将数据写入该分离存储体对的第一存储体中；将与所述数 据相关的纠错位写入所述分离存储体对的第二存储体中；以及将与将 被存储在该第一存储体中的数据相对应的纠错位映射到该第二存储 体。

根据本发明的再一方面，提供了一种用于使用相同存储器类型来 支持纠错模式和非纠错模式的系统，包括：主机，其用于控制存储子 系统；以及存储器件，其通过互连与主机相耦合，该存储器件包括： 存储体的分离存储体对，包括第一存储体和第二存储体，其中如果该 存储器件处在纠错模式下，则数据将被存储在该第一存储体中，而相 应的纠错位将被存储在该第二存储体中，映射逻辑电路，用于将所述 纠错位映射到所述第二存储体，以及寄存器位，其用于指示该存储器 件是处在纠错模式下还是处在非纠错模式下。

附图说明

在附图的图形中，本发明的实施例作为例子但不是作为限制而被 示出，其中相同的附图标记指代相似的元件。

图1是示出根据本发明实施例实施的计算系统的所选方面的高 层次框图；

图2是示出根据本发明实施例实施的动态随机存取存储器 (DRAM)的所选方面的框图；

图3是示出根据本发明实施例实施的动态随机存取存储器 (DRAM)的所选方面的框图；

图4是示出根据本发明实施例的，在数据位与纠错位之间的地址 映射的实例的框图；

图5示出根据本发明实施例的读取数据帧的所选方面；

图6A和6B示出根据本发明实施例的写数据帧序列的所选方面；

图7是示出根据本发明实施例的电子系统的所选方面的框图；

图8是示出根据本发明可选实施例的电子系统的所选方面的框 图。

具体实施方式