[发明专利]用于使用相同存储器类型来支持检错模式和非检错模式的系统、方法和设备有效
申请号: | 200710100611.3 | 申请日: | 2007-02-27 |
公开(公告)号: | CN101060006A | 公开(公告)日: | 2007-10-24 |
发明(设计)人: | 库吉特·贝恩斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G11C7/00 | 分类号: | G11C7/00;G11C29/00;G06F11/00 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 使用 相同 存储器 类型 支持 检错 模式 系统 方法 设备 | ||
1.一种存储器件,包括:
存储体的分离存储体对,其包括第一存储体和第二存储体,其中 如果该存储器件处在纠错模式下,则数据将被存储在该第一存储体 中,而相应的纠错位将被存储在该第二存储体中;
映射逻辑电路,用于将与将被存储在该第一存储体中的数据相对 应的纠错位映射到该第二存储体;以及
寄存器位,其指示该存储器件是处在纠错模式下还是处在非纠错 模式下。
2.如权利要求1所述的存储器件,其中该映射逻辑电路包括: 用于将所述纠错位映射到该第二存储体最高的1/M的映射逻辑电路。
3.如权利要求2所述的存储器件,其中M是8。
4.如权利要求3所述的存储器件,其中所述映射逻辑电路包括: 用于将与所述数据相关的一部分列地址驱动到逻辑高位的逻辑电路。
5.如权利要求4所述的存储器件,其中将与所述数据相关的一 部分列地址驱动到逻辑高位的所述逻辑电路包括:
逻辑电路,用于将列地址位8到列地址位10驱动到逻辑高位。
6.如权利要求4所述的存储器件,其中指示该存储器件处在纠 错模式下还是处在非纠错模式下的寄存器位是模式寄存器组寄存器。
7.如权利要求4所述的存储器件,其中所述映射逻辑电路进一 步包括:掩模逻辑电路,用于屏蔽所述列地址的至少一部分。
8.如权利要求1所述的存储器件,其中所述存储器件包括动态 随机存取存储器件。
9.一种用于使用相同存储器类型来支持纠错模式和非纠错模式 的方法,包括:
确定存储器件是处在纠错模式还是处在非纠错模式下,该存储器 件具有存储体的至少一个分离存储体对;
将数据写入该分离存储体对的第一存储体中;
将与所述数据相关的纠错位写入所述分离存储体对的第二存储 体中;以及
将与将被存储在该第一存储体中的数据相对应的纠错位映射到 该第二存储体。
10.如权利要求9所述的方法,其中将与所述数据相关的纠错位 写入该第二存储体中包括:
将所述数据存储在所述存储器件的缓冲器中;
激活所述第一存储体和所述第二存储体中的每一个的相同的行; 以及
至少部分地基于从主机接收到的列地址,为所述纠错位选择一 列。
11.如权利要求10所述的方法,其中至少部分地基于从主机接 收到的列地址为所述纠错位选择一个列包括:
迫使所述列地址的规定部分为逻辑高位,以将所述纠错位映射到 所述第二存储体最高的1/M。
12.如权利要求11所述的方法,其中迫使所述列地址的规定部 分为逻辑高位以将所述纠错位映射到所述第二存储体最高的1/M包 括:
迫使列地址位8到10为逻辑高位,以将所述纠错位映射到所述 第二存储体最高的1/8。
13.如权利要求11所述的方法,进一步包括:
从所述第一存储体读取所述数据;以及
从所述第二存储体读取与所述数据相关的所述纠错位。
14.如权利要求9所述的方法,其中所述存储器件包括动态随机 存取存储器件。
15.一种用于使用相同存储器类型来支持纠错模式和非纠错模式 的系统,包括:
主机,其用于控制存储子系统;以及
存储器件,其通过互连与主机相耦合,该存储器件包括:
存储体的分离存储体对,包括第一存储体和第二存储体,其 中如果该存储器件处在纠错模式下,则数据将被存储在该第一存储体 中,而相应的纠错位将被存储在该第二存储体中,
映射逻辑电路,用于将所述纠错位映射到所述第二存储体, 以及
寄存器位,其用于指示该存储器件是处在纠错模式下还是处 在非纠错模式下。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710100611.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种无烟囱节能环保锅炉
- 下一篇:麦朊粉及其加工方法和面筋破碎机