[发明专利]触发器与移位寄存器

说明书

技术领域

本发明是有关于一种触发器，且特别是有关于一种用于数据驱动器的移位寄存器的触发器。 

背景技术

图1示出现有技术的数据驱动器的移位寄存器的部分结构图。图1的移位寄存器包括数个传统触发器。请参考图1，触发器110接收一初始数据信号DT，依据输入时钟信号(或称“时脉信号”)CK1于一时钟周期内激活一数据信号Q1。触发器120接收激活的数据信号Q1后，于下一时钟周期激活数据信号Q2下一级触发器130。如此类推，移位寄存器于每个时钟周期均输出一激活的数据信号至之后的电路，如线闩锁器(line latch)，以将正确的像素数据闩锁住。 

由上述可知，每次时钟周期仅有两相邻触发器需要工作，其中一用以输出激活的数据信号，其中另一用以接收此数据信号。例如，在一时钟周期内，仅触发器110输出激活的数据信号至触发器120。因此，仅触发器110与120需要工作，而其它触发器不需工作。然而，无论触发器接收或输出激活的数据信号与否，传统触发器均会工作，因此消耗许多不必要的能量。

发明内容

本发明有关于一种触发器，用于一数据驱动器的一移位寄存器。此触发器依据输入信号与反馈而来的输出信号激活与否，来决定是否使核心电路工作。应用此触发器于移位寄存器中，仅输出和接收激活的数据信号的触发器的核心电路会工作，而其它触发器的核心电路均不会工作。应用此触发器于移位寄存器，可大幅降低移位寄存器的能量消耗。 

根据本发明(的第一方面)，提出一种触发器(flip-flop)，用于一数据驱动器的一移位寄存器。触发器用以接收一第一时钟信号、一输入信号与输出一输出信号。输出信号并反馈输入至触发器。触发器包括一核心电路(flop core)，用以接收输入信号，并输出输出信号。当输入信号与输出信号均为非激活时，核心电路不工作；而当输入信号与输出信号其中之一为激活时，核心电路工作，以输出输出信号。 

本发明(的第二方面)，提出一种移位寄存器。移位寄存器包括N个触发器。每个触发器用以接收一第一时钟信号、一输入信号与输出一输出信号。输出信号并反馈输入至该触发器。每个触发器包括一核心电路(flop core)，用以接收输入信号，并输出输出信号。当输入信号与输出信号均为非激活时，核心电路不工作；而当输入信号与输出信号其中之一为激活时，核心电路工作，以输出输出信号。其中，N个触发器的第i个触发器的输出信号传送至N个触发器的第i+1个触发器，作为i+1个触发器的输入信号。其中，N为一正整数，i为一小于N的正整数。 

各触发器还包括表头电路(flop header)，用以接收第一时钟信号、输入信号与反馈的输出信号，依据输出信号与输入信号，输出第二时钟信号，当该输入信号与该输出信号均为非激活时，该第二 时钟信号为第一状态，当该输入信号与该输出信号其中之一为激活时，该第二时钟信号为第二状态；其中，核心电路接收该第二时钟信号与该输入信号，输出该输出信号，当该第二时钟信号为该第一状态时，该核心电路不工作，当该第二时钟信号为该第二状态时，该核心电路工作，输出该输出信号。 

对于每个该触发器，当该输入信号与该输出信号均为非激活时，无论该第一时钟信号为高位准或低位准，该第二时钟信号均维持在同一位准，由此使得该核心电路不工作。 

每个触发器的表头电路包括：第一与非门(NAND)，接收该输入信号与该输出信号，输出一判别信号；第二与非门，接收该第一时钟信号与该判别信号，输出该第二时钟信号。每个触发器的表头电路还包括：第一反相器，接收该第二时钟信号，输出与该第二时钟信号反相的第三时钟信号。 

移位寄存器为双向移位寄存器，每个触发器还包括多任务器，用以依据一控制信号，选择第一数据信号与第二数据信号其中之一为输入信号，该第一数据信号与第二数据信号为每个触发器的相邻触发器的输出信号。 

每个触发器的核心电路还包括延迟线，用以增加该核心电路的保持时间范围。每个触发器的表头电路还用以接收一重置信号，以重置该触发器。 

为让本发明的上述内容更明显易懂，下文特举一优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1示出现有技术数据驱动器的移位寄存器的部分的结构图。 

图2示出依照本发明实施例的触发器的方块图。 

图3示出本发明实施例的移位寄存器的部分的结构图。 

图4示出双向(bi-directional)移位寄存器的部分的结构图。 

图5示出本发明另一实施例的触发器的电路图。 

主要组件符号说明