[发明专利]触发器与移位寄存器

权利要求书

1.一种触发器，用于一数据驱动器的一移位寄存器，所述触发器用以接收一第一时钟信号、一输入信号与输出一输出信号，所述输出信号还反馈输入至所述触发器，包括：

核心电路，用以接收所述输入信号，并输出所述输出信号，当所述输入信号与所述输出信号均为非激活时，所述核心电路不工作，而当所述输入信号与所述输出信号其中之一为激活时，所述核心电路工作，以输出所述输出信号；以及

表头电路，用以接收所述第一时钟信号、所述输入信号与所述反馈的输出信号，依据所述输出信号与所述输入信号，输出一第二时钟信号，当所述输入信号与所述输出信号均为非激活时，所述第二时钟信号为第一状态，当所述输入信号与所述输出信号其中之一为激活时，所述第二时钟信号为第二状态；

其中，所述核心电路接收所述第二时钟信号与所述输入信号，输出所述输出信号，当所述第二时钟信号为所述第一状态时，所述核心电路不工作，当所述第二时钟信号为所述第二状态时，所述核心电路工作，输出所述输出信号，所述输出信号反馈输入至所述表头电路。

2.根据权利要求1所述的触发器，其中当所述输入信号与所述输出信号均为非激活时，无论所述第一时钟信号为高电位或低电位，所述第二时钟信号均维持在同一电位，由此使得所述核心电路不工作。

3.根据权利要求1所述的触发器，其中所述表头电路包括：

第一与非门，接收所述输入信号与所述输出信号，输出一判别信号；

第二与非门，接收所述第一时钟信号与所述判别信号，输出所述第二时钟信号。

4.根据权利要求1所述的触发器，其中所述表头电路还包括：

第一反相器，接收所述第二时钟信号，输出与所述第二时钟信号反相的第三时钟信号。

5.根据权利要求1所述的触发器，所述触发器用于一双向移位寄存器，所述触发器还包括多任务器，用以依据一控制信号，选择一第一数据信号与一第二数据信号其中之一作为所述输入信号，所述第一数据信号与所述第二数据信号为所述触发器的相邻触发器的输出信号。

6.根据权利要求1所述的触发器，其中所述核心电路还包括延迟线，用以增加所述核心电路的保持时间范围。

7.根据权利要求1所述的触发器，其中所述表头电路还用以接收一重置信号，以重置所述触发器。

8.一种移位寄存器，包括：

N个触发器，用以接收第一时钟信号、及各自对应的输入信号与输出各自对应的输出信号，各输出信号还反馈输入至各触发器，各触发器包括：

核心电路，用以接收所述输入信号，并输出所述输出信号，当所述输入信号与所述输出信号均为非激活时，所述核心电路不工作，而当所述输入信号与所述输出信号其中之一为激活时，所述核心电路工作，以输出所述输出信号；

其中，所述N个触发器的第i个触发器的所述输出信号传送至所述N个触发器的第i+1个触发器，作为所述第i+1个触发器的输入信号；

其中，N为一正整数，i为一小于N的正整数；以及

表头电路，用以接收所述第一时钟信号、所述输入信号与所述反馈的输出信号，依据所述输出信号与所述输入信号，输出第二时钟信号，当所述输入信号与所述输出信号均为非激活时，所述第二时钟信号为第一状态，当所述输入信号与所述输出信号其中之一为激活时，所述第二时钟信号为第二状态；

其中，所述核心电路接收所述第二时钟信号与所述输入信号，输出所述输出信号，当所述第二时钟信号为所述第一状态时，所述核心电路不工作，当所述第二时钟信号为所述第二状态时，所述核心电路工作，输出所述输出信号。

9.根据权利要求8所述的移位寄存器，其中对于每个所述触发器，当所述输入信号与所述输出信号均为非激活时，无论所述第一时钟信号为高电位或低电位，所述第二时钟信号均维持在同一电位，由此使得所述核心电路不工作。

10.根据权利要求8所述的移位寄存器，其中每个所述触发器的所述表头电路包括：

第一与非门，接收所述输入信号与所述输出信号，输出一判别信号；

第二与非门，接收所述第一时钟信号与所述判别信号，输出所述第二时钟信号。

11.根据权利要求8所述的移位寄存器，其中每个所述触发器的所述表头电路还包括：

第一反相器，接收所述第二时钟信号，输出与所述第二时钟信号反相的第三时钟信号。