[发明专利]寄存器堆元件和电路以及操作寄存器堆电路的方法

说明书

技术领域

一般来说，本发明涉及电子电路，更确切地说，涉及寄存器堆元件和电路以及使用这些元件的方法。 

背景技术

随着互补金属氧化物半导体(CMOS)技术的尺度减小，存储元件中的电容量也减小了，导致带电粒子干扰敏感性提高。这些粒子造成的干扰被称为软误差。按照惯例，为了应付这种问题，要产生奇偶校验位并将其存储为附加单元。这就需要产生和检查奇偶校验位，另外要消耗面积和功率。 

图1描述了采用电平敏感扫描设计(LSSD)测试的常规寄存器堆100。常规堆100包括a时钟输入端口102和b时钟输入端口104，还包括扫描输入真端口106和扫描输入补端口108以及扫描输出真端口110和扫描输出补端口112。 

寄存器堆100包括多个寄存器堆元件114。在图1描述的实例中，它们被排列为编号从0到n的n+1行和编号从0到m的m+1列。因此，该具体寄存器堆100含有n+1个入口，每个字具有m+1位。每个元件都具有a时钟、b时钟、扫描输入真、扫描输入补、扫描输出真和扫描输出补端口，编号从116到126。 

图1中显示的具体实例包括编号从WWL0到WWL3的四条写字线，编号从RWL0到RWL3的四条读字线，编号从WBL0到WBL3的四条写位线以及编号从RBL0到RBL3的四条读位线。每个寄存器堆元件114也包括适当端口，用于与读字线和写字线以及读位线和写位线互连。写解码器128和读解码器130以常规的方式提供。 

本领域的技术人员熟悉图1所示的常规寄存器堆的操作。例如， 在Principles of CMOS VLSI Design：A Systems Perspective，SecondEdition，Neil H.E.Weste and Kameron Eshraghian，Addison &Wesley，Redding，1993书中580-582页讨论了这样的寄存器堆。LSSD的细节还显示在Weste and Eshraghian书中489-493页的参考文献中。在LSSD扫描测试期间，若干寄存器堆元件可以成为可扫描的并串联在一起，正如授予Henkels et al.的标题为“Cells And Read-CircuitsFor High-Performance Register Files”的5,481,495号美国专利中的介绍。b时钟和a时钟交替地接收脉冲，数据通过扫描输入端串行地加载到每个寄存器堆元件中。 

如本领域公知，还包括位线OR电路132。 

在授予Robb的标题为“Memory Device Wherein a ShadowRegister Corresponds to Each Memory Cell”的4,954,988号美国专利中，数据存储设备包括两个寄存器，与存储器的每个单元相关联。第一个寄存器形成读/写存储器寄存器，第二个寄存器形成耦接到存储器寄存器的只写影子寄存器。在正常操作期间，每个存储器寄存器都作为独立的随机存取存储器(RAM)单元操作，每个影子寄存器都作为独立的只写RAM单元操作。当数据被写入影子寄存器时，就设置了旗标位。随后，可以进行有效性检查以验证该数据。如果该数据未通过验证，可以使用清除线清除旗标位。如果该数据通过验证，设置旗标位的每个影子寄存器中的数据就能够在联动加载操作中加载到其对应的存储器寄存器中。如果影子寄存器旗标位未设置，在联动加载期间其对应的存储器寄存器中的数据就不改变。这种技术不涉及在READ(读)操作之时验证数据的需要。在Robb参考文献的技术中，影子寄存器中的数据在被验证之后或者被写入主存储锁存器之后，有可能被软误差所破坏。 

克服图1所列示的现有技术方法中的若干限制会受到欢迎。 

发明内容