[发明专利]寄存器堆元件和电路以及操作寄存器堆电路的方法

权利要求书

1.一种寄存器堆元件，包括：

主存储部分，被配置为存储第一值，所述主存储部分具有与其相 关联的读数据真端子和读数据补端子；

次存储部分，耦接到所述主存储部分并被配置为在测试操作期间 用作扫描锁存器，所述次存储部分被配置为在正常操作期间存储第二 值，所述第二值是所述第一值的复本，所述次存储部分具有与其相关 联的扫描补端子和rfl2端子；以及

误差检测部分，耦接到所述主存储部分和所述次存储部分，并被 配置为指明由软误差导致的所述第一值与所述第二值之间的差值，

其中，所述误差检测部分包括XOR逻辑门，所述XOR逻辑门 具有分别耦合到所述读数据真端子、所述读数据补端子、所述扫描补 端子和所述rfl2端子的四个输入。

2.根据权利要求1的元件，其中，所述主存储部分包括主交叉 耦合的反相器对，所述次存储部分包括次交叉耦合的反相器对。

3.根据权利要求1的元件，其中，所述测试操作包括电平敏感 扫描设计(LSSD)测试。

4.根据权利要求1的元件，其中，所述误差检测部分被配置为 检测由带电粒子导致的软误差。

5.一种寄存器堆电路，包括：

多个字线结构；

多个位线结构，在多个点上与所述多个字线结构相交；以及

多个寄存器堆元件，位于所述多个点上，所述寄存器堆元件的每 一个都与所述字线结构中对应的一个和所述位线结构中对应的一个相 关联，所述寄存器堆元件的每一个依次包括：

主存储部分，被配置为存储第一值，所述主存储部分具有与其相 关联的读数据真端子和读数据补端子；

次存储部分，耦接到所述主存储部分并被配置为在测试操作期间 用作扫描锁存器，所述次存储部分被配置为在正常操作期间存储第二 值，所述第二值是所述第一值的复本，所述次存储部分具有与其相关 联的扫描补端子和rfl2端子；以及

误差检测部分，耦接到所述主存储部分和所述次存储部分，并被 配置为指明由软误差导致的所述第一值与所述第二值之间的差值，所 述误差检测部分具有输出，

其中，所述误差检测部分包括XOR逻辑门，所述XOR逻辑门 具有分别耦合到所述读数据真端子、所述读数据补端子、所述扫描补 端子和所述rfl2端子的四个输入。

6.根据权利要求5的寄存器堆电路，其中，所述主存储部分包 括主交叉耦合的反相器对，所述次存储部分包括次交叉耦合的反相器 对。

7.根据权利要求5的寄存器堆电路，其中，所述测试操作包括 电平敏感扫描设计(LSSD)测试。

8.根据权利要求5的寄存器堆电路，其中，所述误差检测部分 被配置为检测由带电粒子导致的软误差。

9.根据权利要求5的寄存器堆电路，其中，所述电路是集成电 路。

10.根据权利要求5的寄存器堆电路，其中，所述元件被排列为 n+1行，进一步包括n+1个b时钟发生电路，所述b时钟发生电路中 的一个与所述行的每一行相关联。

11.根据权利要求10的寄存器堆电路，其中，所述b时钟发生 电路被配置为根据全局b时钟信号产生与所述行中给定行相关联的局 部b时钟信号。

12.根据权利要求11的寄存器堆电路，其中：

所述字线结构包括多条写字线；以及

所述b时钟发生电路包括OR逻辑门，被配置为对多个输入进行 OR运算，为所述行中的所述给定行获得所述局部b时钟信号，所述 多个输入包括：

所述全局b时钟信号；以及

来自所述多条写字线的多个写字线输入。