[发明专利]蚀刻底层抗反射层的方法有效
申请号: | 200710094493.X | 申请日: | 2007-12-13 |
公开(公告)号: | CN101459073A | 公开(公告)日: | 2009-06-17 |
发明(设计)人: | 周鸣;沈满华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/00 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 李 丽 |
地址: | 201203*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 蚀刻 底层 反射层 方法 | ||
技术领域
本发明涉及蚀刻底层抗反射层的方法。
背景技术
随着半导体元件集成度提高,半导体元件的线宽越来越小,临界尺寸的控制也越来越重要。在光刻工艺中,由于晶片表面已存在外型的高低落差,因此在光刻胶覆盖于晶片表面时,会随着光刻胶的平坦化特性,造成光刻胶层厚度不一。而当光刻光线在光刻胶中行进时,在晶片表面的反射光与入射光则会形成增益性/损耗性干涉现象,因而产生所谓的摆动效应。上述光刻胶厚度不均与摆动效应,均会造成临界尺寸变化的不良效应。
为了避免摆动效应,一般可以采用旋转涂布底层抗反射层(BARC,BottomAnti-Reflection Coating)而实现。一般的底层抗反射层可采用有机薄膜,因为有机薄膜中的有机成分可以吸收反射光线,以降低线宽的变异。在例如申请号为03131458.9的中国专利申请中还能发现更多与底层抗反射层相关的信息。因此,采用底层抗反射层可以有效地提高光刻的精度。
目前,在形成金属层的后道工艺中,三层(trilayer)结构通常包括底层抗反射层、低温热氧化层以及光阻层。随着器件尺寸的越来越小,底层抗反射层的厚度对于器件尺寸的影响也越来越大,因而对于底层抗反射层的蚀刻控制也变得非常重要。所述对底层抗反射层的蚀刻一般采用等离子蚀刻,若底层抗反射层蚀刻过深甚至将底层抗反射层蚀穿,就会造成等离子体继续蚀刻下方的蚀刻阻挡层,形成蚀刻缺陷,影响后续形成金属层的工艺。现有工艺中,在对底层抗反射层进行蚀刻的时候是通过预先设定好蚀刻停止深度,然后通过探测蚀刻深度来控制蚀刻过程的。当探测到蚀刻深度达到蚀刻停止深度时,探测器就会反馈回来,控制人员在接收到反馈后就会控制设备停止蚀刻。然而,当停止蚀刻后对底层抗反射层的检测中发现,实际的蚀刻深度往往会大于设定好的蚀刻停止深度,这样会导致剩余的底层抗反射层的厚度过薄。
发明内容
本发明提供一种蚀刻底层抗反射层的方法,解决现有技术蚀刻深度大于设定好的蚀刻停止深度,从而对后续工艺造成严重影响的问题。
为解决上述问题,本发明提供一种蚀刻底层抗反射层的方法,包括下列步骤,
执行第一蚀刻步骤来蚀刻底层抗反射层;
判断第一蚀刻步骤的蚀刻时间是否达到设定的时间;
若第一蚀刻步骤的蚀刻时间达到设定的时间,则执行第二蚀刻步骤直到达到设定的蚀刻停止深度,其中第二蚀刻步骤对底层抗反射层的蚀刻速率慢于第一蚀刻步骤对底层抗反射层的蚀刻速率。
可选的,所述第一蚀刻步骤的设定时间根据下述方法获得:
应用第二蚀刻步骤蚀刻试片,获得预估的第二蚀刻步骤在反馈时间内的蚀刻深度;
根据所述蚀刻停止深度和所述预估的第二蚀刻步骤在反馈时间内的蚀刻深度得到第一蚀刻步骤的蚀刻深度;
根据所述第一蚀刻步骤的蚀刻深度和第一蚀刻步骤的蚀刻速率得到第一蚀刻步骤的蚀刻时间作为设定的时间。
可选的,所述第一蚀刻步骤采用氧气和氮气的混合气体的等离子蚀刻,所述氧气的流量为40-45sccm/min,所述氮气的流量为320-360sccm/min;所述第一蚀刻步骤的压力为20-40mT;所述第一蚀刻步骤的时间为22-30s;所述第一蚀刻时采用功率为550-600W、电压频率为13Mz的射频功率源。
可选的,所述第二蚀刻步骤采用氢气和氮气的混合气体的等离子蚀刻,所述氢气的流量为150-200sccm/min,所述氮气的流量为320-360sccm/min;所述第二蚀刻的压力为20-40mT;所述蚀刻时采用功率为800W、电压频率为13Mz的射频功率源,或功率为800W、电压频率为2Mz的射频功率源,或同时采用功率为800W、电压频率为13Mz的射频功率源以及功率为800W、电压频率为2Mz的射频功率源。
与现有技术相比,上述所公开的蚀刻底层抗反射层的方法具有以下优点:上述所公开的蚀刻底层抗反射层的方法,通过将蚀刻过程分为两个蚀刻步骤,首先通过第一蚀刻步骤蚀刻底层抗反射层,并且在蚀刻深度达到设定时间时,转换为蚀刻速率较慢的第二蚀刻步骤继续蚀刻直到达到蚀刻停止深度。此种方法可以改善由于蚀刻速率较快,在蚀刻到达蚀刻停止深度并反馈等待停止蚀刻的反馈期间对底层抗反射层造成的过蚀刻,从而保证剩余的底层抗反射层具有足够的厚度,也避免了对后续工艺造成严重影响。
附图说明
图1是本发明蚀刻底层抗反射层的方法的一种实施方式流程图;
图2至图7是本发明蚀刻底层抗反射层的方法一种实施方式示意图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710094493.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:BiCMOS工艺中寄生垂直PNP及制备方法
- 下一篇:一种可变形多人自行车
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造