[发明专利]MOS晶体管制造方法及结构

说明书

技术领域

本发明涉及一种MOS晶体管制造方法，尤其涉及一种可实现具有较低SDE(源漏延伸区，Source/Drain Extension)的电阻的MOS晶体管的制造方法。本发明还涉及一种MOS晶体管。

背景技术

在现有技术中，当所要实现的MOS晶体管的沟道尺寸小于65微米时，为了降低SDE的电阻，通常需要采用大剂量的LDD(Lightly Doped Drain，轻度掺杂漏极)注入。然而大剂量的LDD虽然可以降低SDE的电阻，但是由于SDE的结深较大，横向扩散严重，从而会加剧短沟道效应的发生。

如图1所示，为根据现有技术制造的MOS晶体管的剖面结构图，从该图可以看出，由于采用了大剂量的LDD注入，因此源漏极与栅极之间的重叠区域(overlap)较大，从而加剧了短沟道效应的发生。

发明内容

本发明要解决的技术问题是提供一种MOS晶体管制造方法，可降低MOS晶体管源漏延伸区的电阻，同时又可以抑制短沟道效应的发生，为此本发明还提供了一种MOS晶体管。

为解决上述技术问题，本发明提供了一种MOS晶体管制造方法，包括以下步骤：

(1)在衬底上形成栅极堆层，所述栅极堆层包括栅绝缘层和栅极；

(2)使用所述栅极作为掩模，在衬底表面进行第一次LDD掺杂，在栅极堆层的两侧分别形成源区和漏区；

(3)在所述源区和漏区的上边选择性生长硅外延层，作为外延的源、漏区；

(4)使用所述栅极作为掩模，在所述外延的源、漏区表面进行第二次LDD掺杂。

为此，本发明还提供了一种MOS晶体管，包括：衬底、栅极堆层、栅极侧墙、源区、漏区，其中所述栅极堆层由栅极绝缘层和栅极组成，且所述栅极侧墙设置在所述栅极堆层的两侧；所述源区和漏区形成在所述衬底上，且分别排布在所述栅极堆层的两侧；所述MOS晶体管还包括：外延的源区和外延的漏区，且所述外延的源区设置在所述源区的上面，所述外延的漏区则设置在所述漏区的上面；而且，所述源区和外延的源区一同作为MOS晶体管的源极，所述漏区和外延的漏区一同作为MOS晶体管的漏极。

本发明由于采用了上述技术方案，具有这样的有益效果，即通过采用两次LDD注入和一次硅外延的方法，降低了MOS晶体管源漏延伸区的电阻，从而降低了源漏的串联电阻，提升了MOS晶体管的饱和电流，同时还有效抑制了短沟道效应的发生。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为根据现有技术制造的MOS晶体管的剖面结构图；

图2为本发明所述MOS晶体管制造方法的一个实施例的流程示意图；

图3a-3d为采用图2所述方法制造MOS晶体管的中间过程剖面结构图。

具体实施方式

在一个实施例中，如图2所示，本发明所述MOS晶体管的制造方法包括以下步骤：

(1)使用公知的方法，在衬底上形成栅极堆层，所述栅极堆层包括栅绝缘层和栅极。一般情况下，所述栅极绝缘层为氧化硅层，所述栅极为多晶硅栅极。

(2)使用栅极作为掩模，在衬底表面进行第一次LDD掺杂，且所掺杂杂质的剂量约为1e13～1e14的量级，能量约为5～10kev，从而在栅极堆层的两侧分别形成了源区和漏区。该第一次LDD掺杂主要用于控制LDD的结深，从而使得源漏区域与栅极之间的重叠区域较小，具体可参见图3a。

(3)在所述源区和漏区的上边选择性生长一层硅外延层，作为外延的源、漏区，所述外延的源区和源区一起作为MOS晶体管的源极，而所述外延的漏区和漏区则一起作为MOS晶体管的漏极，这时的结构如图3b所示。其中，所述外延层的厚度应根据技术水平来定(technologygeneration)，优选地，所述外延层的厚度应大于第一次LDD掺杂的结深，并小于所述栅极的厚度。在本发明中生长所述外延层的作用有二：一是可减小源漏的串联电阻；二是可减小源漏的结深，从而有效抑制短沟道效应。

(4)如图3c所示，使用栅极作为掩模，在外延的源、漏区表面进行第二次LDD掺杂，且所掺杂杂质的剂量约为1e15的量级，能量约为10～30kev，该第二次LDD掺杂主要用于控制源漏的电阻。

其中，上述第一、二次LDD掺杂的杂质能量和剂量的具体选择，可以根据所要实现管子的类型和电特性要求来决定。

(5)进行完第二次LDD掺杂后，按照现有工艺，在所述栅极堆层的两层形成栅极侧墙，以用于确保栅极与源极和漏极之间的绝缘。然后，如图3d所示，再按照现有工艺，进行源漏重掺杂。

根据上述步骤，则形成了本发明所述MOS晶体管，包括衬底、栅极堆层、栅极侧墙、源区、漏区、外延的源区、外延的漏区；其中，所述栅极堆层包括栅极绝缘层和栅极；所述栅极侧墙设置在所述栅极堆层的两侧；所述源区和漏区形成在所述衬底上，且分别排布在所述栅极堆层的两侧；所述外延的源区设置在所述源区的上面，所述外延的漏区则设置在所述漏区的上面。且，所述源区和外延的源区一同作为MOS晶体管的源极，所述漏区和外延的漏区一同作为MOS晶体管的漏极。