[发明专利]MOS晶体管制造方法及结构无效
| 申请号： | 200710094380.X | 申请日： | 2007-12-06 |
| 公开（公告）号： | CN101452848A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 钱文生;吕赵鸿 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/08;H01L29/417 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 周 赤 |
| 地址： | 201206上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | mos 晶体管 制造 方法 结构 | ||
1、一种MOS晶体管制造方法，其特征在于，包括以下步骤：
(1)在衬底上形成栅极堆层，所述栅极堆层包括栅绝缘层和栅极；
(2)使用所述栅极作为掩模，在衬底表面进行第一次LDD掺杂，在栅极堆层的两侧分别形成源区和漏区；
(3)在所述源区和漏区的上边选择性生长硅外延层，作为外延的源、漏区；
(4)使用所述栅极作为掩模，在所述外延的源、漏区表面进行第二次LDD掺杂。
2、根据权利要求1所述MOS晶体管制造方法，其特征在于，在进行所述第一次LDD掺杂时，所掺杂杂质的剂量约为1e13～1e14的量级，能量约为5～10kev。
3、根据权利要求1或2所述MOS晶体管制造方法，其特征在于，在进行所述第二次LDD掺杂时，所掺杂杂质的剂量约为1e15的量级，能量约为10～30kev。
4、根据权利要求1所述MOS晶体管制造方法，其特征在于，所述外延层的厚度大于所述第一次LDD掺杂的结深，并小于所述栅极的厚度。
5、一种MOS晶体管，包括：衬底、栅极堆层、栅极侧墙、源区、漏区，其中所述栅极堆层由栅极绝缘层和栅极组成，且所述栅极侧墙设置在所述栅极堆层的两侧；所述源区和漏区形成在所述衬底上，且分别排布在所述栅极堆层的两侧；其特征在于，所述MOS晶体管还包括：外延的源区和外延的漏区，且所述外延的源区设置在所述源区的上面，所述外延的漏区则设置在所述漏区的上面；而且，所述源区和外延的源区一同作为MOS晶体管的源极，所述漏区和外延的漏区一同作为MOS晶体管的漏极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710094380.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种制作MOS器件的方法
- 下一篇：来电提示个人信息的方法及其移动通讯装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
