[发明专利]集成电路制造方法

说明书

技术领域

本发明涉及在半导体基板等上形成集成电路的制造方法，尤其涉及层叠于基板上的上部结构层的蚀刻方法。

背景技术

近几年，作为信息记录介质，称为CD(Compact Disk)或DVD(DigitalVersatile Disk)的光盘占据较大位置。这些光盘的再生装置借助光拾取机构沿光盘的轨道照射激光，并检测其反射光。而且根据反射光强度的变化来再生记录数据。

由于从光盘读出的数据速率非常高，故检测反射光的光检测器由利用了响应速度快的PIN光电二极管的半导体元件构成。在该半导体元件的受光部产生的微弱光电转换信号由放大器放大，输出到后级的信号处理电路。在此，从确保光电转换信号的频率特性或抑制噪声叠加的观点来看，构成为尽可能缩短受光部与放大器之间的布线长度。从该观点和降低光检测器的制造成本的观点来看，优选在同一半导体芯片上形成受光部和包含放大器等的电路部。

图6是同一半导体基板上相邻配置了受光部与电路部的光检测器的示意性剖视图。在与受光部4对应的区域的半导体基板2上形成PIN光电二级管的结构，在与电路部6对应的区域上形成晶体管等电路元件。

图6的光检测器为两层布线结构，作为布线结构层10，在半导体基板2上依次层叠第一层间绝缘膜12、第一铝(Al)层14、第二层间绝缘膜16、第二铝层18、第三层间绝缘膜20。第一铝层14及第二铝层18分别利用光刻技术而被图案化。例如由第一铝层14在电路部6上形成布线22及平坦化焊盘24，由第二铝层18在电路部6上形成布线26及平坦化焊盘28。在电路部6的布线结构层10之上层叠用于遮光的铝层30，进而作为保护膜，层叠硅氧化膜32及硅氮化膜34。顺便提一下，利用称为SOG(Spinon Glass)、BPSG(Borophosphosilicate Glass)、TEOS(Tetra-ethoxy-silane)的材料来形成层间绝缘膜。

另外，包含布线结构层10的上部结构层38也被层叠在受光部4的半导体基板2上。为了提高光向受光部4中的半导体基板2的入射效率，优选除去该上部结构层38。因此，要在周围的电路部6中保留上部结构层38，而且要在受光部4中有选择地进行深蚀刻(etch back)，在受光部4上形成上部结构层38的开口部分36。

这里，在受光部4中，上述各铝层在上部结构层38层叠时通过图案化而预先除去，该受光部4中层叠了层间绝缘膜12、16、20等。即，受光部4的上部结构层38比周围的电路部6凹陷铝层被除去的量。这样，由于上部结构层38的表面不平坦等原因，如图7所示，存在开口部分的底面不平坦，导致受光部4面内的入射光量产生不均的可能性。

为了避免该问题，在上部结构层38的下面预先形成多晶硅膜，将该多晶硅膜作为受光部衬垫而进行开口部分的深蚀刻。通过采用受光部衬垫，从而在使蚀刻的深度在开口部分面内一样方面具有一定的效果。

图7及图8是说明：与受光部4的位置对应，在形成了多晶硅膜的基础上形成开口部分的现有的光检测器的制造方法的示意图，表示主要工序中的受光部4附近的示意性剖视图。在已形成PIN光电二极管或晶体管等的半导体基板2上形成硅氧化膜40，进而在其表面上堆积多晶硅膜41(图7(a))。

在多晶硅膜41之上涂敷光致抗蚀剂(photo resist)，以形成光致抗蚀膜42。利用构成为光能透过与受光部对应的区域的光掩模43，对光致抗蚀膜42进行曝光(图7(b))。然后，通过进行显影处理，从而形成残留于受光部所对应的位置上的光致抗蚀膜42′(图7(c))。

将该光致抗蚀膜42′作为蚀刻掩模，蚀刻除去多晶硅膜41，在与受光部对应的区域上形成由多晶硅膜组成的受光部衬垫44(图7(d))。

除去受光部衬垫44上的光致抗蚀膜42′后，层叠上部结构层45(图7(e))。

接着在上部结构层45之上涂敷光致抗蚀剂，以形成光致抗蚀膜46。利用对与受光部对应的区域进行遮光的光掩模47，对光致抗蚀膜46进行曝光。然后通过进行显影处理，形成在与受光部对应的位置上形成了开口的光致抗蚀膜46′(图8(a))。