[发明专利]一种TETRA收发信机及其实现方法

权利要求书

1.一种TETRA收发信机，其特征包括宽带射频前端部件和载波处理板，所 述的宽带射频前端部件包括接收信道和发射信道，所述的接收通道包括依次联 接的射频接收滤波器(RF BPF)低噪音放大器(LNA)、下变频器、接收用中频 滤波器(IF BPF)和中频自动增益控制放大器(AGC)，所述的射频接收滤波器 (RF BPF)与天线双工器联接；所述的发射通道包括依次联接的发射用中频滤 波器(IF BPF)、中频放大器(Amp)、上变频器、射频发射滤波器(RF BPF)和 射频功率放大器(PA)，所述的射频功率放大器(PA)与天线双工器联接；所述 的载波处理板包括模数转换模块(高速ADC)、数模转换模块(高速DAC)、现场 可编程门阵列器件(FPGA)、数字信号处理器(DSP)和时钟单元，所述的模数 转换模块(高速ADC)与前述接收通道的中频自动增益控制放大器(AGC)联接， 所述的数模转换模块(高速DAC)与前述发射频道的发射用中频滤波器(IF BPF) 联接；现场可编程门阵列器件(FPGA)连接于模数转换模块(高速ADC)、数模 转换模块(高速DAC)与数字信号处理器(DSP)之间；数字信号处理器(DSP) 的另一端与逻辑链路控制层(LLC)联接；所述的时钟单元设有分别于宽带射频 前端部件、模数转换模块(高速ADC)、数模转换模块(高速DAC)、现场可编程 门阵列器件(FPGA)、数字信号处理器(DSP)联接并为其提供同源时钟的各端 口。

2.根据权利要求1所述的一种TETRA收发信机，其特征在于：所述载波处 理板的现场可编程门阵列器件(FPGA)包括设有多个载波信道的接收信道和发 射信道；所述现场可编程门阵列器件(FPGA)中接收信道的载波信道包括数字 正交下变频器、CIC抽取滤波器、多级HB滤波器和数字低通滤波器，所述的数 字正交下变频器包括两个用于完成信号混频的数字乘法器和一个用于产生两路 相互正交的载波数字发生器NCO；所述现场可编程门阵列器件(FPGA)中发射信 道的载波信道包括RRC滤波器、低通滤波器、多级HB内插滤波器、CIC内插 滤波器和数字正交上变频器，所述数字正交上变频器包括两个用于完成信号混 频的数字乘法器和一个用于产生两路相互正交的载波数字载波发生器NCO。

3.根据权利要求1或2所述的一种TETRA收发信机，其特征在于：所述载 波处理板的现场可编程门阵列器件(FPGA)设有接收用基带数字信号处理装置 和发射用基带数字信号处理装置，所述接收用基带数字信号处理装置包括依次 联接的残留频偏校正模块、SRRC匹配滤波模块、码元同步模块、差分解调及判 决模块和时隙同步数据帧输出模块；所述发射用基带数字信号处理装置包括依 次联接的时隙帧输块、基带差分调制模块、内插模块和SRRC匹配滤波模块。

4.一种TETRA收发信机的实现方法，其特征在于包括

(1)收信机的实现方法包括如下步骤：

宽带射频前端部件接收天线双工器的信号，经过滤波后低噪音放大，将接收 信号向下变频移动一个固定的中频上，变成中频信号后经增益放大后传送至载 波处理板，经模数转换后传送至FPGA器件，FPGA器件对接收来的中频接收信 号进行可编程式处理后再传送至DSP器件，DSP器件对接收信号进行数字化处 理传送至上层控制器；

(2)发信机的实现方法包括如下步骤：

上层控制端的发射信号传送至DSP器件，经DSP器件数字化处理后再将发射 信号传送至FPGA器件，FPGA器件对发射信号进行可编程式处理再传送至数模转 换模块，经数模转换后传送至宽带前端处理部件，经中频滤波、放大后将发射 信号向上移动到一个频率更高的射频段，射频信号经发射滤波和功率放大后传 送至天线双工器。