[发明专利]内设集中式程序转移计算装置的微处理器无效
申请号: | 200710070104.X | 申请日: | 2007-07-20 |
公开(公告)号: | CN101089809A | 公开(公告)日: | 2007-12-19 |
发明(设计)人: | 刘鹏;江国范;顾雄礼;王维东;姚庆栋 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 杭州中成专利事务所有限公司 | 代理人: | 唐银益 |
地址: | 310027浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内设 集中 程序 转移 计算 装置 微处理器 | ||
技术领域
本发明涉及微处理器和计算机系统,更具体地说,本发明提供了一种精简指令集微处理器以及集成于微处理器的集中式程序转移计算装置。
背景技术
当代微处理器设计普遍采用了流水线设计。将处理器的数据通路划分为若干个流水线,以达到每个时钟节拍完成一条指令的目的。流水线设计在提高程序吞吐率的同时,导致流水线控制和异常处理的复杂。
由于处理器是流水的,在一条指令进入流水线的同时,需要计算下一条指令的程序计数器(PC)值。
但是,各种形式的跳转指令的存在,导致单一功能的地址计算装置无法满足程序转移目标地址的计算要求。
另一方面,流水线处理器需要处理各种内部异常和外部异常。异常是处理器的一种重要技术,用来在某些重要事件发生时,转入对该事件的处理程序中。异常包括中断、陷阱、系统调用、溢出等复杂的形式。处理器对多种异常采用分布式的处理机制,将导致电路的复杂和控制机制的混乱。
发明内容
本发明的目的在于克服现有技术中的不足,提供一种能够精简指令集的内设集中式程序转移计算装置的微处理器。
为了解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供了一种内设集中式程序转移计算装置的微处理器,包含六级流水线,该六级流水线按顺序为:
取指令和计算新的程序计数器(PC)值的IF流水级模块;
进行指令译码,并且从寄存器文件中读取数据的ID流水级模块;
实现算术逻辑(ALU:Arithmetic logic unit)操作、乘累加(MAC:multiplyaccumulate)操作、除法(DIV:divide)操作的EX流水级模块;
实现存储器访问,从存储器中读取数据的DM流水级模块;
进行标志比较,实现高速缓存(cache)的标志比较操作以及部分字的对齐写操作的TC流水级模块;
将算术逻辑或者Load指令的输出结果写入寄存器文件的WB流水级模块;
还包括一种集中处理汇编程序的程序正常转移、绝对跳转转移、条件跳转转移、异常处理转移四种不同的程序转移方式的集中式程序转移计算装置;所述集中式程序转移计算装置包括微处理器内核、跳转条件检测电路、转移控制生成电路、绝对跳转选择电路和异常地址生成电路以及转移地址选择电路;跳转条件检测电路基于微处理器内核输出的32比特通用寄存器数据线生成跳转指令的跳转成立判断信号;绝对跳转选择电路基于微处理器内核的有符号偏移地址和指令跳转码生成绝对跳转地址,异常地址生成电路基于微处理器内核输出的TLB重填标志、中断激活标志、异常警告标志、异常级别位、中断向量位、陷阱异常向量位的多种异常激励标志生成异常跳转地址;转移控制生成电路基于跳转条件检测电路输出的跳转成立判断信号以及微处理器内核输出的指令跳转码、TLB重填标志、中断激活标志、异常警告标志,生成2比特的跳转地址控制信号以及生成跳转指令的跳转成功标志;转移地址选择电路基于转移控制生成电路输出的跳转地址控制信号、绝对跳转选择电路和异常地址生成电路输出的绝对跳转地址和异常跳转地址、微处理器内核输出的当前指令程序计数器值和延迟槽指令程序计数器值,从正常转移、绝对跳转转移、条件跳转转移、异常处理转移中选择程序的转移地址;
其中,EX流水级模块的算术逻辑操作计算出数据地址,在DM流水级模块根据数据地址访问存储器,并同时得到存储器访问异常信号;所述集中式程序转移计算装置接受ID、DM、TC、WB各流水级模块的输出信号,集中处理上述4种不同的程序转移方式,将处理结果输出到IF级流水级模块,最终决定程序的转移目标地址。
本发明还提供了上述微处理器的改进:在ID流水级模块译码后获得跳转指令的译码信息,包括程序计数器(PC)偏移地址和指令跳转码,在DM流水级模块、TC流水级模块和WB流水级模块获得包括上述多种异常激励标志的异常信息。
一种嵌入式精简指令集微处理器,该处理器包含6级流水线,IF流水级模块取指令和计算新的PC值;ID流水级模块是指令译码,并且从寄存器文件中读取数据;EX流水级模块实现ALU操作、MAC操作、DIV操作;DM流水级模块实现存储器访问,从存储器中读取数据;TC流水级模块是标志比较,实现cache的标志比较操作以及部分字的对齐写操作;WB流水级模块将ALU或者Load指令的输出结果写入寄存器文件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710070104.X/2.html,转载请声明来源钻瓜专利网。