[发明专利]基于可重构架构的多协议射频标签读写器基带处理器

说明书

技术领域

本发明属集成电路设计技术领域，具体涉及一种基于可重构架构的多协议RFID读写器基带处理器、数据通路配置方法以及指令控制方法，尤其涉及一种通过指令配置，利用可重构结构提供的数据通路实现多协议的RFID(射频标签)读写器基带算法的方法

背景技术

目前，在RFID通信系统中，不同的应用场合、频段、地域等，存在多协议并存的现象。鉴于协议的多样性和其广泛使用性，支持多协议的基带处理器成为一种需求和发展趋势。传统RFID通信系统中读写器基带处理部分含有接收部分(Rx)和发送部分(Tx)。在接收部分，接收到的信号首先经过FIR滤波器去除带外噪声，然后利用相关器通过接收信号中包含的前导码进行信号同步，比较器选出最大相关值以确定正确的返回速率及前导码的长度。最后，进行解码操作。在发送部分，编码后的信号首先通过升余弦滤波器进行整形，随后用Hilbert滤波器将DSB调制转换为SSB调制从而减少带宽降低传送功率。

多协议基带处理过程与传统单一协议处理过程类似，其处理流程如图1所示。Rx部分101包含解调单元102，FIR滤波器103，COR相关器104，比较器105和解码器106；Tx部分107包含升余弦滤波器108，延迟模块109和Hilbert滤波器110。Tx部分发出的是正交信号，即I、Q两路信号；Rx部分接收到来自标签的信号也是正交I、Q两路信号。各功能模块需要对这两路信号进行处理。虽然多协议的基带处理流程与传统单一协议的处理过程相似，但是对于不同的协议要求，基带处理器各功能块的工作参数和性能大不相同。因此，基带算法功能块级的硬件复用就不适用。此外，目前多协议或多功能通常采用FPGA或高性能的DSP(数字信号处理器)来实现。这种方法虽然灵活度高，但是资源消耗较大。

发明内容

本发明的目的在于提供一种基于可重构架构的多协议RFID读写器的基带处理器，以及利用可重构的结构通过指令配置数据通路完成多种运算操作的方法，以实现高度的硬件复用，灵活的运算操作以及很高的处理性能。

本发明提供的基于可重构架构的多协议RFID读写器的基带处理器，包括：

一个可重构核，用于灵活配置不同的数据通路，完成多种运算操作。

一个控制器，充当指令发生器，用于实时地产生含有配置信息的指令从而指导可重构核的通路配置。

上述可重构核包含一个运算单元、多个寄存器堆和互联单元。其中，运算单元包括算术运算块、逻辑运算块和互联单元，用于实现加法、减法、乘法等基本算术运算和按位与、或、异或等基本逻辑运算；寄存器堆分为串入并出(SIPO)型和并入并出(PIPO)型，前者由移位寄存器构成，用于存放单输入、具有相关性且需要实时处理的数据，后者由一般的寄存器构成，用于存储运算的中间结果；互联单元分为普通互联单元和数据选择单元，分别用于可重构核各组成模块间的连接选择和从某一寄存器堆中任意位置的数据选择。

上述算术运算块由多个booth编码器、12-2压缩器、4-2压缩器、全加器和桶状移位器构成。booth编码器用于实现乘法操作的booth编码，得到九个部分积的结果；12-2压缩器和4-2压缩器分别完成12-2和4-2的信息压缩，并分别实现12个操作数和4个操作数信息的传递；全加器用于实现两输入的全加；桶状移位器可实现任意小于16比特宽度的右移，防止运算结果的溢出。算术运算块中所包含的各运算模块内部的工作状况，诸如操作数的类型，处理的数据量等，由控制器产生的指令来控制。各运算模块通过不同的连接组合可以实现不同的运算，例如：

booth编码器、12-2压缩器、4-2压缩器、全加器和移位器的结合可实现乘法或乘加操作；

12-2压缩器、4-2压缩器、全加器以及移位器的结合可实现加法、减法或累加运算。

上述逻辑运算块是基于查找表(LUT)结构，可实现按位与、或和异或三种逻辑运算。

上述普通互联单元由多路选择器构成，设置在可重构核各组成模块之间，由控制器产生的指令进行选择。上述数据选择单元包含多组数据选择器，每组数据选择器由一个4-1多路选择器、四个8-1多路选择器和七个16-1多路选择器构成，可同时输出12个数据。数据选择单元的操作依据控制器产生的指令进行。

上述可重构核设计为两级流水线结构，用于通信链路I、Q两路的并行工作，有效地处理I、Q两路信号，大大提高了资源利用率和工作时钟频率。具体为：

第一级流水线结构中包括多个互联单元、booth编码器、12-2压缩器和逻辑运算块；