[发明专利]一种半并行滤波器及其实现方法

权利要求书

1.一种半并行滤波器，用以对级联数据输入信号进行数字滤波以产生输出信号，其特征在于：所述的滤波器包括控制器模块(100)，滤波模块(200)和累加器模块(300)；其中所述的滤波模块(200)由m个滤波器单元相互级联而成；数据输入信号经由控制器模块(100)输出的级联数据、级联存储器地址、级联存储器使能、级联累加器赋值以及级联累加数据信号输入到滤波模块(200)的第一级滤波器单元；滤波模块(200)输出的级联存储器使能、级联累加器赋值和级联累加数据信号通过累加器模块(300)进行累加操作后输出。

2.如权利要求1所述的半并行滤波器，其特征在于：m的取值满足：

l*m＝N，

其中，l为每个滤波器单元所包含的抽头个数；N为所述半并行滤波器的抽头总数。

3.如权利要求1所述的半并行滤波器，其特征在于：所述的滤波器单元包括数据存储单元(210)，抽头系数存储单元(220)，滤波乘累加单元(230)和延时电路(240)；数据存储单元(210)接收级联存储器地址、级联存储器使能和级联数据输入信号，其输出信号经延时电路(240)延时后作为下级滤波器单元的级联数据输入；抽头系数存储单元(220)接收级联存储器地址和级联存储器使能信号，其输出信号与数据存储单元(210)的输出信号以及级联累加数据输入信号一起经滤波乘累加单元(230)执行乘累加操作后，作为下级滤波器单元的级联累加数据输入；延时电路(240)将级联存储器地址、级联存储器使能和级联累加器赋值信号延时后输入下级滤波器单元。

4.如权利要求3所述的半并行滤波器，其特征在于：所述的数据存储单元(210)包含一个选择器(211)和一个数据随机存储器(212)；所述选择器(211)的数据输入为级联数据输入和数据随机存储器(212)的输出；选择条件为级联存储器地址是否为0；当级联存储器地址为0时，选择器(211)输出为级联数据输入；当级联存储器地址不为0时，选择器(211)输出为数据随机存储器输出。

5.如权利要求4所述的半并行滤波器，其特征在于：所述数据随机存储器(212)为一随机访问存储器，在存储器使能信号的控制下，先将级联存储器地址对应的存储器的存储内容输出，然后将选择器(211)的输出输入到级联存储器地址对应的存储器。

6.如权利要求3所述的半并行滤波器，其特征在于：所述抽头系数存储单元(220)为一数据只读存储器，该存储器在存储器使能信号的控制下，将级联存储器地址对应的存储器地址的内容输出。

7.如权利要求3所述的半并行滤波器，其特征在于：所述滤波乘累加单元(230)为一个乘累加器，该乘累加器有三个数据输入口：乘法器输入A、乘法器输入B、累加器输入C，分别对应数据存储单元(210)的输出信号、抽头系数存储单元(220)的输出信号以及级联累加数据输入信号。    

8.如权利要求3所述的半并行滤波器，其特征在于：所述延时电路(240)包括作为信号延时的第一、第二和第三延时器(241、242和243)，以及作为数据延时的第四延时器(244)；第一延时器(241)接级联累加器赋值信号，第二延时器(242)接级联存储器使能信号，第三延时器(243)接级联存储器地址信号；第四延时器(244)接数据存储单元(210)的输出。

9.如权利要求1所述的半并行滤波器，其特征在于：所述的累加器模块(300)为一带使能和赋值使能的累加器。

10.如权利要求9所述的半并行滤波器，其特征在于：所述的累加器模块(300)，当使能信号为有效时，该累加器对滤波模块(200)的输出进行累加操作；当累加器赋值使能信号为有效时，该累加器将输入数据直接输出。

11.一种采用如权利要求3所述的半并行滤波器实现滤波处理的方法，用以对输入信号x(n)进行数字滤波以产生输出信号y(n)，其特征在于，该方法通过以下步骤实现：

(1)将滤波器单元中的数据随机存储器(212)初始化为零，延时器(241～244)初始化为零；

(2)控制器模块(100)的级联存储器地址初始化为零，级联存储器使能信号初始化为无效信号，级联累加器赋值信号初始化为无效信号；

(3)控制器模块(100)的级联存储器地址加1，直到级联存储器地址到达(l-1)时，级联存储器地址变为0，如此往复；级联存储器使能信号在级联存储器地址开始加1时，变为有效，并一直维持有效状态；级联累加器赋值信号在级联存储器地址为0时变为有效，级联累加器赋值信号在级联存储器地址不为0时变为无效；

(4)若输入的级联存储器地址为0，则滤波器单元的选择器(211)选择级联输入数据；否则选择器(211)选择数据随机存储器输出数据；

(5)滤波器单元的数据随机存储器(212)在存储器使能信号为有效时，先将级联存储器地址对应的存储器位置的内容输出，然后将选择器(211)的输出输入到级联存储器地址对应的存储器位置；

(6)数据随机存储器(212)输出的数据和抽头系数存储单元(220)的输出一起输入到滤波乘累加单元(230)的乘法器输入口A和B，滤波乘累加单元(230)完成乘法运算；级联累加数据输入连到滤波乘累加单元(230)的累加器输入口C；乘法运算结果再与级联累加数据完成累加运算，累加运算结果就为级联累加数据输出；

(7)级联累加器赋值信号通过第一延时器(241)延时一个时钟周期，级联存储器使能信号通过第二延时器(242)延时一个时钟周期，级联存储器地址信号通过第三延时器(243)延时一个时钟周期，数据随机存储器的输出数据通过第四延时器(244)延时两个时钟周期就是级联数据输出；

(8)每个滤波器单元的级联数据输入接上一级滤波器单元的级联数据输出；每个滤波器单元的级联存储器使能输入接上一级滤波器单元的级联存储器使能输出；每个滤波器单元的级联累加器赋值输入接上一级滤波器单元的级联累加器赋值输出；每个滤波器单元的级联累加数据输入接上一级滤波器单元的级联累加数据输出；第一级滤波器单元的级联累加数据输入永远为0；

(9)累加器模块(300)的级联累加数据输入接最后一级滤波器单元的级联累加数据输出；累加器模块(300)的级联存储器使能输入接最后一级滤波器单元的级联存储器使能输出；累加器模块(300)的级联累加器赋值输入接最后一级滤波器单元的级联累加器赋值输出；累加器模块(300)在级联累加器赋值为1时，直接输出累加器输入数据；累加器模块(300)在级联累加器赋值为0时，对级联累加数据进行累加操作，级联累加器赋值信号为有效的最后一个数据为数字滤波输出结果y(n)=Σt=0m-1Σk=0l-1Ck,txk,t(n-k).]]>