[发明专利]分层的低密度校验码译码器及译码处理方法

说明书

技术领域

本发明涉及一种通信技术领域的译码器及译码处理方法，具体涉及一种分层的低密度校验码译码器及译码处理方法。

背景技术

LDPC码(low density parity check codes，低密度校验码)是1963年Gallager首先提出的一种编码技术，它可用作多种通信系统或信息存贮系统的纠错/检错技术，由于它具有逼近信道极限的性能，成为近十年来最受关注的一项热门技术。LDPC码译码器通常有三种结构形式：串行结构、全并行结构、部分并行结构。串行结构LDPC码译码器结构简单，硬件资源消耗较少，但译码速度慢，可支持的数据吞吐量较低；全并行结构译码速度很快，吞吐量很高，但结构复杂、硬件资源消耗非常大；部分并行结构可在译码处理速度和能支持数据吞吐量之间取得折中，它的复杂度和硬件资源消耗介于串行结构和全并行结构之间。因此，部分并行结构是目前LDPC码译码器设计中比较通用的方案。

经对现有技术的文献检索发现，Dale E.Hocevar在《IEEE Workshop onSignal Processing Systems(SIPS)》2004.Pages：107-112上提出的“Areduced complexity decoder architecture via layered decoding of LDPCcodes”(一种采用分层译码的低复杂度LDPC译码器结构，Dale E.Hocevar，2004年IEEE信号处理与系统研讨会，第107-112页)给出了一种基于分层置信传播算法的LDPC译码器。该译码器主要由校验更新块、比特更新块、校验节点信息存储器、比特节点后验概率似然比存储器以及两个互联网络和两个移位器组成。研究结果表明：基于分层译码算法的部分并行LDPC码译码器所需的迭代次数仅为一般译码器的一半左右。但是该译码器结构不能同时进行信息节点信息和校验节点信息的更新，而且，由于该译码器存储的是信息节点的后验概率似然比，而且每个信息节点都需要有独立的存储器，因而会消耗比较多的存储器资源。另外，由于该译码器同时使用到了互联网络和移位器完成操作，会消耗比较多的硬件资源。

发明内容

本发明针对现有技术的不足，提出一种分层的低密度校验码译码器及译码处理方法，使其采用分层带修正的最小和算法(LMMSA)，适应多种码率和码长的LDPC码译码；另外，由于采用分层的译码算法，可同时进行信息节点信息和校验节点信息的更新处理，从而大大提高处理效率并减少译码器实现所需的硬件资源消耗。

本发明是通过以下技术方案实现的：

本发明涉及的分层的低密度校验码译码器，包括：处理模块、第一存储单元、第二存储单元以及第一交织网络、第二交织网络。处理模块的个数等于译码器的并行度k。第一存储单元将本层迭代(记H矩阵的列重为ColWt，则H矩阵包含ColWt层，每层的行数相同，且每层的列重为1)时信息节点传递给校验节点的软值即比特更新值输出给处理模块。处理模块将本层迭代时校验节点传递给信息节点的软值即校验更新值输出给第二存储单元。第二存储单元将上次迭代中由下一层校验节点传递给信息节点的校验更新值，经第二交织网络传递给处理模块。处理模块再将本次迭代中由信息节点传递给下一层校验节点的比特更新值，经第一交织网络传递给第一存储单元。第一交织网络和第二交织网络用于调整输入或输出数据的顺序。

所述的第一存储单元存放比特更新值，并根据当前迭代层数向处理模块提供相应的比特更新值；

所述的第二存储单元存放校验更新值，并根据当前迭代层数向处理模块提供相应的校验更新值；

所述的第一交织网络用于将处理模块输出的比特更新值正确交换到第一存储单元的相应位置；

所述的第二交织网络用于将存储在第二存储单元中的校验更新值正确交换传递给对应的处理模块；

所述的处理模块根据比特更新值计算校验更新值，传递给第二存储单元暂存，并根据计算得到的校验更新值，更新信息节点的后验概率似然比，再由更新后信息节点的后验概率似然比和来自第二存储单元的校验更新值，更新比特更新值，传递给第一存储单元存储。