[发明专利]薄膜晶体管阵列基板的制造方法

说明书

技术领域

本发明涉及一种阵列基板的制造方法，特别是涉及一种用于液晶显示装置的可减小寄生电容的薄膜晶体管阵列基板的制造方法。

背景技术

使用薄膜晶体管(TFT)的有源矩阵液晶显示器件(AMLCD)已经成为平板显示的主流技术。用于TFT-LCD的TFT一般包括：栅极，作为栅极扫描线的一部分；半导体层，形成沟道；源极，作为数据线的一部分；以及漏电，面对半导体层上的源极，并与像素电极间电气连接。TFT一般用作开关元件，其作用是使得通过栅极扫描线传递到栅极的电气信号能够控制经由数据线传递来的数据信号向像素电极的传送。

半导体层可以由多种材料形成，这些材料可能是非晶硅、多晶硅或其他无机单质半导体材料，或者无机化合物半导体材料如氧化锌(ZnO)、硫化镉(CdS)、硒化镉(CdSe)等，或者有机半导体材料。TFT根据此类半导体材料与栅极的相对位置可以分为底部栅极型和顶部栅极型。现在的实践中，非晶硅TFT多是底部栅极型，多晶硅TFT多是顶部栅极型。在多数情况下，源极与漏极都会与栅极形成一定面积的交叠区域。这部分交叠区域会形成寄生电容。寄生电容会增大数据线的驱动负载，并且栅极的电压变化会耦合到漏极，从而影响充电或放电后的TFT-LCD相应行的像素的电压值。这个栅极耦合电压对像素电压值的影响通常从液晶像素的公共电极来补偿。如果补偿不当，会带来直流残留效应，导致画面残像的发生，并且可能发生画面闪烁。即使公共电极电压(Vcom)能够很好地进行补偿，栅极耦合电压仍然可能带来问题。因为Vcom同一时刻只能设定为一个值，而在阵列基板侧由于信号延时导致不同区域扫描信号波形不同，栅极耦合电压有差异，因此公共电极的补偿不能够实现不同区域的区别化补偿。如果能够减小漏极与栅极之间的寄生电容，就可以减小耦合电压。

栅极耦合电压主要是由于寄生电容的耦合效应引起的。一般来说，其值与栅极扫描线高低电压差大小成正比，与栅极扫描线与像素侧电极间耦合电容值近似成正比，与像素电容成反比。对非晶硅TFT-LCD而言，其公式可近似表示如下：

-Vfeedthrough＝(Voff-Von)*Cgd/Cpixel

其中，Vfeedthrough为栅电极耦合电压幅值大小，Voff与Von分别为栅极扫描线在低电压与高电压时的电压值，Cpixel为像素电极电容，包括寄生电容。Cgd为栅极扫描线与像素电极间的耦合电容，该电容主要有栅极与连接像素电极的漏极形成的交叠部分构成。

另外，数据线与扫描栅电极线的金属连线交叠的区域会形成寄生电容，增大驱动集成电路(IC)的负载，使驱动IC输出的信号发生波形变形，时间上发生延时。

发明内容

本发明解决的技术问题在于提供一种薄膜晶体管阵列基板的制造方法，通过该方法制造出来的薄膜晶体管阵列基板在不影响TFT沟道区特性的前提下，增加相应金属层交叠区域的绝缘层厚度以减小交叠区域的寄生电容。

为达上述目的，本发明提供了一种薄膜晶体管阵列基板的制造方法，包括如下步骤：在一透明基板上形成一栅极层图案及与所述栅极电气连接的一栅极扫描线；使用半曝光掩模版通过光刻与两次绝缘层薄膜生长形成具有不同厚度的栅极绝缘层；形成半导体层；形成沟道区、漏极/源极以及与源极电气连接的数据线，并定义出像素区域；在漏极上方形成钝化绝缘层，并在钝化绝缘层上刻蚀出接触孔；在透明基板表面形成像素电极。

所述的半曝光掩模版具有非曝光区、半曝光区和曝光区，沟道区相对应的为非曝光区，栅极与漏极或源极交叠区域、栅极扫描线与数据线交叠区域相对应的为半曝光区，像素区域相对应的为全曝光区。

所述的栅极层上还形成有与栅极扫描线平行的公共电极线，所述数据线与公共电极线交叠区域相对应的为掩模版的半曝光区。

本发明还提供了另一种薄膜晶体管阵列基板的制造方法，包括如下步骤：在一透明基板上方依序形成第一金属层和一较厚的栅极绝缘膜，使用半曝光掩模板进行刻蚀减薄后形成一栅极及与所述栅极电气连接的一栅极扫描线，并形成具有不同厚度的栅极绝缘层；形成半导体层；形成沟道区、漏极/源极以及与源极电气连接的数据线，并定义出像素区域；在漏极上方形成钝化绝缘层，并在钝化绝缘层上刻蚀出接触孔；在透明基板表面形成像素电极。

所述的半曝光掩模版具有非曝光区、半曝光区和曝光区，沟道区对应的为半曝光区，栅极与漏极或源极交叠区域、栅极扫描线与数据线交叠区域相对应的为非曝光区，像素区域相对应的为全曝光区。