[发明专利]CMOS图像传感器的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器的形成方法。

背景技术

目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素单元阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

暗电流(Dark Current)是CIS工艺面临的难题之一。对于半导体器件来说，只要其温度不是绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中，温度越高，电子-空穴对产生和迁移的速率就越快，暗电流就越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的图像传感器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当电容，当电容慢慢释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候显示器上“图像”还是能被观察到，这主要由于电容所积累的电荷释放造成的。因此，如何优化光电二极管的制作工艺以减少CIS的暗电流成为本领域技术人员面临的首要问题。

暗电流的形成原因主要有两个，一是由于光电二极管区域的表面可动电荷形成的电流；另一个是由于在刻蚀、光刻工艺中涂敷光刻胶层对光电二极管区域的表面造成损伤或者沾污，此损伤或者沾污影响了光电二极管区域表面电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。

专利号为6514785的美国专利通过把光电二极管的表面进行定扎达到减小暗电流的目的，工艺步骤为：在半导体衬底的光电二极管区域的深掺杂阱中形成与深掺杂阱导电类型相反的浅掺杂阱，浅掺杂阱与深掺杂阱形成PN结，形成第二二极管，在半导体衬底11表面形成PIN，达到定扎半导体衬底表面可动电荷的目的，以减小暗电流。

上述专利针对半导体衬底表面可动电荷公开了解决方案，增加了一块掩模版，增加了工艺步骤和工艺成本。同时在形成外围电路区域的MOS晶体管的侧墙之后，光电二极管区域表面裸露，在随后的离子注入工艺中，需要涂敷光刻胶层，对光电二极管区域表面造成沾污，同时离子注入工艺也会对光电二极管区域表面造成金属沾污。

下面参照附图加以说明，参照附图1A，提供具有第一导电类型的半导体衬底101，假设第一导电类型为p型。所述半导体衬底101中形成有用于有源区之间隔离的隔离槽110。半导体衬底101分为第I区域和第II区域，所述第I区域为光电二极管区域，第II区域为外围电路区域。在第I区域形成有具有第二导电类型的深掺杂阱104，假设第二导电类型为n型。第II区域为由MOS晶体管组成的外围电路区域，在第II区域的NMOS管区域半导体衬底中形成有P阱102、依次位于半导体衬底101表面的栅介质层(未示出)、多晶硅栅107a和107d和覆盖于多晶硅栅107a和107d上的钝化层(未示出)，以及位于半导体衬底101中的多晶硅栅107a和107d两侧的浅掺杂源/漏扩散区105b；在第II区域的PMOS管区域半导体衬底中形成有N阱103、依次位于半导体衬底101表面的栅介质层(未示出)、多晶硅栅107b、107c和覆盖于多晶硅栅107b、107c上的钝化层(未示出)，以及位于半导体衬底101中的多晶硅栅107b和107c两侧的浅掺杂源/漏扩散区105a。

参照附图1B，在整个半导体衬底101表面形成第一绝缘层108，所述第一绝缘层108为多层，作为一个实施方式，第一绝缘层108为第一氧化硅层108a、氮化硅层108b和第二氧化硅层108c共同构成的ONO层。

参照附图1C，在第II区域形成MOS晶体管的多晶硅栅107a、107b、107c和107d的两侧形成侧墙109。形成侧墙109之后，去除第一绝缘层108中的第一氧化硅层108a，第I区域即光电二极管区域的表面被裸露没有保护层。