[发明专利]用于高速缓存一致性协议的方法、装置及系统有效
申请号: | 200680054734.1 | 申请日: | 2006-05-30 |
公开(公告)号: | CN101449250A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | C·马德里列斯吉梅诺;C·加西亚基尼奥内斯;P·马奎洛;J·桑切斯;F·拉托雷;A·冈萨雷斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 柯广华;王小衡 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 高速缓存 一致性 协议 方法 装置 系统 | ||
1.一种用于高速缓存存储器一致性协议的方法,包括:
在第一高速缓存中接收总线消息,将该总线消息对应于第二线 程对第二高速缓存的一部分的推测性存取;以及
在所述第一高速缓存中动态地确定在第二线程和与第一高速缓 存相关联的第一线程之间对于所述第二高速缓存的所述一部分是否 存在线程之间的相关性。
2.根据权利要求1的方法,还包括:
如果所述线程之间的相关性被确定为存在,则向与包括第一线 程和第二线程的应用程序相关联的应用程序操纵器发出相关性破坏 信号。
3.根据权利要求2的方法,还包括:
在所述应用程序操纵器上接收所述相关性破坏信号和第一线程 和第二线程的识别符;以及
根据第一线程和第二线程的信息的顺序确定须撤销第一线程和 第二线程中的哪一个。
4.根据权利要求1的方法,其中,所述总线消息之接收包含接 收消息部分、地址部分以及第二线程的识别符,而不接收已推测性存 取的部分。
5.根据权利要求1的方法,还包括:
为已被第二线程推测性存取的所述第二高速缓存的所述一部分 建立推测状态的第一指示符;以及
若所述第二高速缓存的所述一部分被第二线程推测性写入,则 为该已被第二线程推测性存取的所述第二高速缓存的所述一部分建 立推测状态的第二指示符。
6.根据权利要求1的方法,其中动态地确定包括:
将所述总线消息的第一掩码与包括所述第二高速缓存的所述一 部分的第一高速缓存的高速缓存行的第一掩码进行比较;以及
根据该比较确定线程之间的相关性。
7.一种用于高速缓存存储器一致性协议的装置,包括:
包含存储器矩阵和高速缓存控制器的高速缓存,该存储器矩阵 须包含多行,其中每行具有:
存储第一掩码用的状态部分,该第一掩码具有各自指示与 该行对应的字的推测性存取的若干第一推测性指示符;以及存储第二 掩码用的状态部分,该第二掩码具有各自指示与该行对应的字的推测 性写入的若干第二推测性指示符;以及
用于存储多个字的数据部分;
所述高速缓存控制器用于发送并处理对所述高速缓存的推测性 存取相关联的总线消息。
8.根据权利要求7的装置,其中,所述状态部分和所述数据部 分不含顺序信息。
9.根据权利要求7的装置,其中,所述状态部分还用来存储对 应于经修改的、排他的、共享的和无效的一致性协议的第一组指示符。
10.根据权利要求9的装置,其中,所述第一组指示符须根据 行保持,而第一掩码和第二掩码须根据字保持。
11.根据权利要求7的装置,其中,所述高速缓存控制器用来 对应用程序操纵器证实线程之间的相关性破坏。
12.根据权利要求11的装置,其中,所述高速缓存控制器证实 线程之间的相关性破坏,如果随到达的总线消息一起发送的第一或第 二掩码中的一个或另一个与在该存储器矩阵上相一致的第一或第二 掩码相冲突。
13.根据权利要求7的装置,其中,所述高速缓存控制器用来 接收表示推测性线程的委托的总线消息,如果该推测性线程已成为有 效。
14.根据权利要求13的装置,其中,所述高速缓存控制器释放 与推测性线程相关联的行的第一掩码和第二掩码,如果该推测性线程 已成为有效。
15.根据权利要求7的装置,其中,所述高速缓存控制器根据 到达的总线消息动态地验证线程之间的数据相关性。
16.根据权利要求7的装置,其中,所述高速缓存控制器发送 表示对一行中的一字的推测性存取的第一总线消息,并发送表示对该 字的推测性写入的第二总线消息,其中第一总线消息和第二总线消息 须不带该字传送。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680054734.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:改善排气流导的等离子体显示面板
- 下一篇:电缆及其制造方法