[发明专利]非易失性存储器故障的恢复有效
申请号: | 200680040981.6 | 申请日: | 2006-11-02 |
公开(公告)号: | CN101300554A | 公开(公告)日: | 2008-11-05 |
发明(设计)人: | R·库尔森;S·特里卡;R·费伯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;G11C16/34 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 曾祥夌;刘宗杰 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 故障 恢复 | ||
技术领域
一般来说,本发明涉及非易失性存储器。
背景技术
对于在正常系统关机/休眠或掉电的情况下要保存数据的应 用,非易失性半导体存储器、如闪速存储器是有吸引力的。因此,由 闪速存储器装置构成的存储器可用于将数据存储在盘高速缓存或固态 盘中。虽然典型的闪速存储器比磁存储装置具有明显更快的存取时间, 但不像磁存储装置,闪速存储器的单元在没有首先擦除的情况下通常 无法重写。
作为一个更具体的实例,在将一位数据存储在常规闪速存 储器单元之前,首先擦除该单元。在这种已擦除状态下,该单元表现 出特定逻辑状态,例如逻辑“1”状态。在对闪速存储器单元的随后写操 作中,如果要将逻辑1存储在该单元中,则该单元的状态保持不变。 然而,如果要将逻辑0存储在该单元中,则该单元被编程为将该单元 改变为0逻辑状态。因此,对闪速存储器单元的典型写入通常涉及两 个存储器操作:第一操作擦除存储器单元;以及第二操作对存储器单 元的逻辑状态进行编程。这些多个操作又提供写闪速存储器的总时间。
附图说明
图1是根据本发明实施例与非易失性半导体存储器一起使 用的动态寻址方案的图示。
图2是根据本发明实施例的存储器系统的框图。
图3A和图3B是根据本发明实施例的易失性和非易失性存 储器空间的图示。
图4是示出根据本发明不同实施例与对非易失性半导体存 储器的写操作结合使用的技术的流程图。
图5是示出根据本发明不同实施例与对非易失性半导体存 储器的写操作结合使用的技术的流程图。
图6是根据本发明实施例用于在掉电之后重构逻辑-物理转 换表的中间表的图示。
图7是示出根据本发明实施例用于在掉电之后重构逻辑- 物理转换表的技术的流程图。
图8是示出一个实施例的稳态操作的流程图。
图9是示出根据本发明一个实施例用于更新检查点的技术 的流程图。
图10是根据本发明一个实施例用于启动的流程图。
图11是图10流程图的继续。
图12是根据本发明实施例的计算机系统的框图。
具体实施方式
根据一些实施例,为了减少存储器的写等待时间,将动态 寻址与非易失性半导体存储器结合使用。更具体来说,根据一些实施 例,从软件观点来看,使用逻辑地址对非易失性存储器寻址。从对于 存储器执行的物理读和写操作的观点来看,动态寻址将存储器的逻辑 地址转换成或映射到物理地址。动态寻址连续不断地改变逻辑地址与 物理地址之间的映射,以确保逻辑写操作使数据存储在非易失性存储 器的先前已擦除位置(即在不同的物理地址)。因此,对于动态寻址, 逻辑写操作产生单个操作。这将与使用对非易失性存储器两次存取(一 次擦除/无效老的物理位置,而另一次将数据写在新的预先擦除物理位 置)的常规寻址成形对比。
更具体来说,参照图1,根据一些实施例,动态寻址方案 10将非易失性存储器的物理地址分组为空白池20、有效池30和已用 池40。空白池20表示未分配的物理地址,它们的关联存储器单元被 擦除,并准备被编程,因而准备被分配给逻辑地址。有效池30表示与 存储有效数据并被分配给逻辑地址的存储器单元关联的物理地址。已 用池40表示不再存储有效数据、不再与逻辑地址关联并且将被擦除的 物理地址。当使用块擦除操作来擦除物理地址的相连块(例如页面)时, 将已用池40的物理地址重新分组为空白池20。要注意,块擦除比响 应于每个逻辑写操作而一次一个地擦除物理地址更有效率,并且另外, 非易失性存储器(例如“与非”闪速存储器)可只允许块擦除。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680040981.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:通信代理的方法及装置及系统
- 下一篇:基于对象的实时信息管理方法及装置