[发明专利]用于控制或调节至少部分安全关键处理的微处理器系统

说明书

技术领域

本发明涉及根据权利要求1的微处理器系统及其在机动车控制器中的应用。

背景技术

DE 195 29 434 A1(P 7959)公开了一种根据权利要求1的前序部分的、用于安全关键(safety-critical)应用的微处理器系统。出于冗余性的原因，这种微处理器系统包含两个同类的微处理器核(核冗余)，它们以时钟同步和并行的方式执行同样的程序。类似地一式二份提供与这种微处理器系统相关联的总线系统，但出于成本原因，存储器不具有完全对称的设计。已经发现，如果两个总线系统中的一个仅在具有相对较低存储容量的测试数据存储装置内存储测试数据，可实现高的错误识别率。所述测试数据明确地与全存储器(full memory)中的全数据(full data)相关联。故而，两个核各自以冗余形式使所有数据可用，使用硬件产生器，将全数据连续地与测试数据进行比较。硬件产生器可产生测试数据，或者可使用全数据对用于比较的测试数据进行补充(数据错误校正)。

发明内容

本发明的目的在于指出一种替代性的双核微处理器系统，其类似地包含全存储器与测试数据存储装置(其具有相对较小的大小，用于存储与存储在全存储器中的原始数据相关联的冗余信息)，且该微处理系统与对应的双核微处理器系统相比具有增大的错误识别率。

本发明借助根据权利要求1的微处理器系统实现了此目的。

基于本发明的微处理器系统包含集成在芯片封装中的两个中央处理单元。

每个处理单元具有相关联的专用总线系统(第一与第二总线)，这意味着此总线系统也具有冗余设计。

至少一个全存储器被布置在第一总线上。至少一个测试数据存储装置被设置在第二总线上，其具有与第一总线系统中的全存储器相比减小的存储容量。

第二总线中的测试数据存储装置用于存储被联系到全存储器中的数据的测试数据。对测试数据进行存储用于识别典型数据存储装置错误，该错误可在读取或写入操作过程中在很少的情况下发生。这样的错误也可通过一式二份地提供的全存储器以及以相同形式两次存储的数据识别出。然而，这是成本巨大的，因为存储器构成芯片制造成本的相当大的部分。已经发现，沿着基于本发明的微处理器系统的思路，还可以使用具有减小的存储器空间需求的冗余存储器——即测试数据存储装置——实现充分的错误识别。为此，举例而言，全存储器中的数据字(数据项)具有在测试数据存储装置中为之存储的测试信息项或测试值(例如奇偶信息、汉明码等等)。在最简单的情况下，这可以为具有1位的长度的奇偶位。更为复杂的编码方法——例如汉明码——也可使得错误校正成为可能，并识别多种错误。奇偶信息项可在逐字的基础上形成，和/或由全存储器中的多个数据字组合形成(块状测试数据编码)。

优选为，仅部分全存储器由测试数据存储装置进行备份。在这种情况下，因此在全存储器中存在未被防备错误地进行备份的存储器区域。这些存储器区域可装有并非安全关键的、重要性较低的程序功能。然而，也可以由第二总线上的测试数据存储装置对整个全存储器进行备份。

另外，总线系统包含比较和/或驱动器部件，其允许两总线系统之间的数据交换和/或数据比较。

至少第二总线系统具有布置在其上的、固有的已知硬件测试数据产生器，其通过例如逻辑门制造。识别存储器错误所需要的测试信息因此不由中央处理单元(CPU)而是由硬件测试数据产生器(其在物理上与CPU分立地布置)来产生。硬件测试数据产生器优选为基本为硬件实现的半导体结构，其将规定的逻辑用作独立而不依赖中央处理单元协助地执行用于数据处理和/或信号处理的特定工步的基础。尽管硬件产生器所执行的操作在原理上也可由中央处理单元执行，除了可能增大的错误率以外，这通常是与更高的时钟周期消耗相关联的，其大大增加了延迟时间。

全存储器优选为读/写存储器。然而，在本发明的原理的基础上，可对只读存储器(例如ROM、Otp ROM、EPROM、EEPROM或闪速ROM)进行备份。