[发明专利]可控的电化学抛光方法

说明书

技术领域

本发明关于一种提供半导体基底的可控的电化学抛光的方法。

背景技术

抛光方法用于微电子器件的制造中，以在半导体晶片、场致发射显示器和其他微电子基底上形成平面。例如，半导体器件的制造通常包括形成多层工艺层(process layer)，对这些层的部分进行选择性的除去或图案化，及在半导体基底上还沉积附加工艺层来形成半导体晶片。举例来说，工艺层可以包括绝缘层，栅氧化物层，导电层，和金属或玻璃层等。为了随后的层的沉积，通常在晶片工艺的某些步骤中，需要工艺层的最上面的表面应当是平坦的，即平面的。使用诸如化学-机械抛光(CMP)的抛光方法平整工艺层，其中抛光诸如导电或绝缘材料的沉积材料使晶片平整以用于随后的工艺步骤。

由于铜的电性能令人满意，所以其在集成电路制造中的使用正日益增加。然而，铜的使用带来了自身特有的制造问题。例如，为超大规模的集成电路(ULSI)应用进行的铜的可控的干法蚀刻耗费巨大并在技术上具有挑战性，并且正在使用诸如金属镶嵌或双金属镶嵌的新工艺和技术以形成铜基底部件(feature)。在金属镶嵌方法中，部件限定在介电材料中，随后用导电材料(例如，铜)填充。

为了确保相对较小的集成电路(例如，小于0.25微米或小于0.1微米)的不同部件彼此充分绝缘或隔离(例如，以消除部件之间的耦合或“串扰”)，在金属镶嵌结构的制造中正在使用具有低介电常数(例如，小于3)的介电材料。然而，低k的介电材料，诸如碳掺杂的氧化硅，在称作“低压强(downforce)”的常规抛光压力下(例如，40kPa)，可能会产生变形或断裂，该变形或断裂会对基底抛光质量和器件的形成和/或功能产生有害影响。例如，在一般的CMP低压强下，基底和抛光垫之间的相对旋转运动会引起沿着基底表面的剪切力并且使低k材料变形而形成构形缺陷(topographical defects)，这会对随后的抛光产生有害的影响。

一种用于抛光在低介电材料中的导电材料(例如，铜)且在其上形成减少的或最少的缺陷的解决方法是使用电化学-机械抛光(ECMP)技术来抛光导电材料。ECMP技术通过电化学溶解从基底表面上除去导电材料，同时抛光基底，与常规的CMP方法相比减少了机械磨蚀。该电化学溶解是通过在阴极和基底表面之间施加电势或偏压以将导电材料从基底表面移至周围的电解质或电化学机械抛光组合物中来进行的。

尽管在现有技术中可以发现了几种所建议的电化学-机械抛光组合物的配方，但是在这些电化学-机械抛光组合物中即便有也是很少展示出所期望的抛光性能。例如，建议的电解质或电化学-机械抛光组合物可展示比得上常规CMP方法的抛光速率(polishing rate)而不需要施加过多的低压强，但是该电解质或电化学-机械抛光组合物会引起导电材料过量凹陷，这会导致介电材料的腐蚀。由这种凹陷和腐蚀产生的构形缺陷会进一步导致另外的材料从基底表面不均匀除去，诸如配置在导电材料和/或介电材料下面的阻挡层材料，并且生产出具有低于期望质量的基底表面，这会对集成电路的性能产生负面影响。

因此，仍然需要一种电化学-机械抛光方法，其在低的低压强下显示相对高的基底材料除去速率，同时最小化基底的凹陷和腐蚀。本发明提供这样的电化学-机械抛光方法。本发明的这些和其它优点，以及另外的发明特征，将从本文中提供的发明描述明晰。

发明内容

本发明提供了一种抛光基底的方法，其包括(i)提供包含至少一层金属层的基底，(ii)使基底与含有液体载体和电解质的抛光组合物接触，(iii)在接触抛光组合物的基底和电极之间施加电化学电势，其中或者(a)所施加的电势是正电势并且抛光组合物进一步包含该金属的还原剂，或者(b)所施加的电势是负电势并且抛光组合物进一步包含该金属的氧化剂，及(iV)从基底表面除去至少一部分金属层。

本发明也提供了一种抛光基底的方法，其包括(i)提供包含至少一层金属层的基底，其中该基底包含前表面和相对的后表面，(ii)使基底与含有液体载体和电解质的抛光组合物接触，(iii)在接触抛光组合物的基底的前表面和第一电极之间施加正的电化学电势，并在接触抛光组合物的基底的后表面和第二电极之间施加负的电化学电势，及(iv)从基底表面除去至少一部分金属层。