[实用新型]一种单端输入的迟滞比较电路

权利要求书

1、一种单端输入的迟滞比较电路，其特征在于：该迟滞比较电路包括用于产生阈值电压V_TH和进行比较的阈值电压产生环路(1)，以及用于产生迟滞电压V_HYS的正反馈支路(2)；其中，

正反馈支路(2)由电流源I3和开关SW串联构成；

阈值电压产生环路(1)包括PMOS管P1、P2、NMOS管N3、N4和电流源I1、I2，PMOS管P1的栅极作为输入端CTRL，其漏极接地，源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW，开关SW的另一端接电流源I3的输出端；NMOS管N3的栅极与漏极相连后又分别连接到NMOS管N4的栅极和电流源I1的输出端；NMOS管N4的漏极接电流源I2的输出端，源极与PMOS管P2的源极相连；PMOS管P2的栅极和漏极接地；电流源I1、I2和I3的输入端均与电源V_DD相接。

2、根据权利要求1所述的迟滞比较电路，其特征在于：所述阈值电压产生环路(1)还包括NMOS管N5，NMOS管N5的栅极和漏极相接后，接到NMOS管N3的栅极，NMOS管N5的源极则连接到NMOS管N4的漏极。

3、根据权利要求1或2所述的迟滞比较电路，其特征在于：该电路还包括电流源产生支路(3)和输出支路(4)；其中，

阈值电压产生环路(1)中的电流源I1、I2为PMOS管P13、P14，PMOS管P13和P14的栅极与电流源产生支路(3)的输出端相连，PMOS管P13的漏极接NMOS管N3的漏极，其源极接电源V_DD；PMOS管P14的漏极接NMOS管N4的漏极，其源极接电源V_DD；

电流源产生支路(3)由PMOS管P6、P7和电阻R1构成；电阻R1的一端接地，另一端接到PMOS管P7的漏极；PMOS管P7的栅极接地，源极接到PMOS管P6的漏极和栅极；PMOS管P6的源极接电源V_DD，栅极与漏极相接后作为电流源产生支路(3)的输出端，该输出端将偏置电位分别连接到PMOS管P8～P11，P13和P14的栅极；

输出支路(4)由PMOS管P15和电阻R5组成，PMOS管P15的源极接电源V_DD，栅极作为输出支路(4)的输入端与阈值电压产生环路(1)中的NMOS管N4的漏极相接，PMOS管P15的漏极则与电阻R5的一端相接后，作为输出支路(4)的输出端，该输出端依次经过第一级反相器INV1和第二级反相器INV2作为整个电路的输出端；电阻R5的另一端接地；

正反馈支路(2)中的电流源I3由PMOS管P8～P11依次串联构成，开关SW为PMOS管P12；由PMOS管P8～P11依次串联后构成的PMOS管的源极接电源V_DD，栅极接到电流源产生支路(3)中的PMOS管P6的栅极，漏极接到PMOS管P12的源极；PMOS管P12的漏极与阈值电压产生环路(1)中的NMOS管N3的源极相接，其栅极与第一级反相器INV1的输出端相连。

4、根据权利要求3所述的迟滞比较电路，其特征在于：所述阈值电压产生环路(1)还包括作为负载的电阻R3、R4，电阻R3的一端与PMOS管P13的漏极相接，另一端与NMOS管N3的漏极相接，电阻R4的一端与PMOS管P14的漏极相接，另一端与NMOS管N4的漏极相接；

正反馈支路(2)还包括电阻R2，电阻R2的一端与PMOS管P12的漏极相接，电阻R2的另一端与阈值电压产生环路(1)中的NMOS管N3的源极相连。

5、根据权利要求3所述的迟滞比较电路，其特征在于：所述阈值电压产生环路(1)还包括NMOS管N5，NMOS管N5的栅极和漏极相接后，接到NMOS管N3的栅极，NMOS管N5的源极则连接到NMOS管N4的漏极。

6、根据权利要求5所述的迟滞比较电路，其特征在于：所述阈值电压产生环路(1)还包括作为负载的电阻R3、R4，电阻R3的一端与PMOS管P13的漏极相接，另一端与NMOS管N3的漏极相接，电阻R4的一端与PMOS管P14的漏极相接，另一端与NMOS管N4的漏极相接。