[实用新型]一种多处理器互连的计算机

权利要求书

1、一种多处理器互连的计算机，包括主板、至少一个位于主板上的CPU，其特征在于：所述计算机还包括子板和至少一个位于子板上的CPU；所述主板上包括至少一个与主板上的CPU相连的主板高速差分连接器，所述子板上包括至少一个与所述主板高速差分连接器相配合的、与子板上的CPU相连的子板高速差分连接器，所述主板上的CPU通过所述主板高速差分连接器、所述子板高速差分连接器与子板上的CPU相连。

2、根据权利要求1中所述的多处理器互连的计算机，其特征在于，所述主板上的CPU包括第一CPU、第二CPU；所述第一CPU上的主机接口发送信号线与第二CPU的主机接口接收信号线连接；所述主板高速差分连接器与第一CPU的主机接口发送信号线，第二CPU的主机接口接收信号线以及由主板向子板供电的电源线相连。

3、根据权利要求2中所述的多处理器互连的计算机，其特征在于，所述子板上设置有电源输入端，所述子板上的CPU包括第三CPU、第四CPU；所述第三CPU的主机接口发送信号线与第四CPU的主机接口接收信号线连接；所述子板高速差分连接器与第四CPU主机接口发送信号线，第三CPU主机接口接收信号线以及子板电源的输入端相连。

4、根据权利要求3中所述的多处理器互连的计算机，其特征在于，所述主板高速差分连接器和所述子板高速差分连接器配合后，所述主板高速差分连接器上连接的主机接口发送信号线和所述子板高速差分连接器上连接的主机接口接收信号线相连接；所述主板高速差分连接器上连接的主机接口接收信号线和所述子板高速差分连接器上连接的主机接口发送信号线相连接；连接于主板高速差分连接器上的所述由主板向子板供电的电源线和连接于子板高速差分连接器上的所述子板电源的输入端相连接。

5、根据权利要求1中所述的多处理器互连的计算机，其特征在于，所述主板设置有第一CPU、第二CPU、第一主板高速差分连接器、第二主板高速差分连接器及两条供给子板的第一电源线和第二电源线；所述第二CPU的主机接口发送信号线与第一CPU的主机接口接收信号线连接；第一CPU的主机接口发送信号线连接到第一主板高速差分连接器，第二CPU的主机接口接收信号线连接到第二主板高速差分连接器；第一主板高速差分连接器和第二主板高速差分连接器还分别与供给子板的第一电源线和第二电源线相连。

6、根据权利要求5中所述的多处理器互连的计算机，其特征在于，所述子板设置有第三CPU、第四CPU、第一子板高速差分连接器、第二子板高速差分连接器以及第一电源输入端和第二电源输入端；所述第三CPU的主机接口发送信号线与第四CPU的主机接口接收信号线连接；第三CPU的主机接口接收信号线连接到第一子板高速差分连接器，第四CPU连接的主机接口发送信号线连接到第二子板高速差分连接器；第一子板高速差分连接器和第二子板高速差分连接器还分别与子板上的第一电源输入端和第二电源输入端相连。

7、根据权利要求6中所述的多处理器互连的计算机，其特征在于，所述第一主板高速差分连接器与所述第一子板高速差分连接器对接；所述第二主板高速差分连接器与所述第二子板高速差分连接器对接。

8、根据权利要求7中所述的多处理器互连的计算机，其特征在于，所述第一主板高速差分连接器上的主机接口发送信号线、第一电源线分别与所述第一子板高速差分连接器上的主机接口接收信号线、第一电源输入端相连接；所述第二主板高速差分连接器上的主机接口接收信号线、第二电源线分别与所述第二子板高速差分连接器上的主机接口发送信号线、第二电源输入端相连接。

9、根据权利要求1至8中任一权利要求所述的多处理器互连的计算机，其特征在于，所述主板与子板平行，所述主板与子板的元件面相邻，主板上和子板上的元件都位于主板与子板所形成的空间内。

10、根据权利要求1至8中任一权利要求所述的多处理器互连的计算机，其特征在于，所述主板与子板平行，所述主板上的CPU与子板上的CPU同向，所述子板高速差分连接器位于子板的背面，与主板差分连接器连接。

11、如权利要求10所述的多处理器互连的计算机，其特征在于，所述主板和子板上分别设置有至少一个内存模组槽，所述内存模组槽位于CPU的同侧，内存条斜插在所述主板及子板的内存模组槽内。