[发明专利]晶片制造方法

说明书

技术领域

本发明涉及一种晶片的制程方法，特别是涉及一种晶片制造方法中晶片的测试与封装方法。

背景技术

随着电子装置越来越讲求体积小与厚度薄，集成电路晶片的制造方法也越来越复杂。图1是绘示传统晶片制造的方法，其中主要包括设计阶段101、模拟阶段102、晶圆厂阶段103、基频/射频探测阶段104、切割阶段105、封装/涂层阶段106和最终测试阶段107。传统晶片的制造方法100困难处在于基频/射频探测阶段，无法以简单，精准，以及有成本效益的方法进行测试。目前的基频/射频探测阶段104在未切割晶圆前执行，以确保只有良好的晶片被封装。此探测动作的主要目的是节省封装的开销。以一种X-Y坐标的控制机制，控制探针于各个晶片的焊接垫上进行探测。基频/射频探测阶段104，特别是射频探测，缺乏精准度，因此会使测试结果曲线偏差，而造成误差率偏高。就算可以得到精准的测量结果，其结果也不会精确的反应出晶片的效能，因为封装会带来额外的寄生效应，而将于射频中降低效能。此结果在设计阶段里会造成许多问题，这是因为设计者在封装后才会发现许多设计上的缺陷。在封装后重新设计晶片会是个耗时又痛苦的过程。目前的基频/射频探测阶104可使重新设计花上好几个月的时间，在封装之前所测试的结果要近似于模拟出来的结果是非常困难的。另外，基频/射频探测的花费也是非常可观的。进行基频/射频探测可用到上千支探针，而一支射频用的探针价值为好几百美元。而且，射频用的探针非常容易耗损。探针也可能会破坏到焊接垫。因为通常晶圆上的射频部份良率只有50％到70％，所以晶圆探测的动作不可省略。

目前趋势要求更快的处理速度以及广泛的通讯范围，因而集成电路的设计将被要求具有更高的频率以及整合更多的标准于单一晶片，且因为向上攀升的复杂度及干扰源，晶片验证也无法避免变得更困难。造成的结果是，集成电路的设计周期变长以及良率降低。

以上述的理由来说，目前有必要研发一种新的晶片制造方法。详细来说，是一种新的测试以及封装方法，可简化设计过程以及降低成本，尤其是于基频/射频探测阶段104。

发明内容

本发明的主要目的在于，克服现有技术存在的缺陷，而提供一种新的晶片制造方法，所要解决的技术问题是使其设计周期缩短，成本降低，从而更加适于实用。

因此本发明一种晶片制造的方法，此方法包括设计阶段、模拟阶段、晶圆厂阶段、测试/封装阶段、切割阶段和最终外层阶段。相较于传统的制造方法，测试/封装阶段接合基频/射频探测阶段，封装/涂层阶段，以及最终测试阶段于一后晶圆厂阶段。在测试/封装阶段里，晶圆上的晶片是被一层附着上的基底层所保护。基底层可以是硼磷硅玻璃层、硼硅玻璃层、磷硅玻璃层、硅氧层、硅氮氧层或硅氮层。为达到提供输入/输出管道的目的，晶片的焊接垫需要外露，并且形成凸块于焊接垫之上，凸块运用凸块技术(Bumping)而成型。基底层也可以是一陶瓷层，其具有电路走线以及与晶圆焊接垫相对应的焊接垫。晶圆可以以覆晶(Flip Chip)接合的方式接合于陶瓷层，并且将凸块形成于陶瓷层的反面。凸块凸出于基底层的表面，即提供晶片输入/输出的管道。上述的两种目的(保护以及输入/输出管道)即可达到封装的目的。封装后的晶片大小可与高阶封装方法，例如晶片级封装(ChipScale Package，CSP)所提供的晶片大小相比。

因此，晶圆于封装之后，即可进行晶圆阶层测试。晶圆阶层测试又叫做排列测试。所有的测试项目皆可于此阶段进行，其中包括基频/射频测试、最终测试、次系统测试阶层测试和主系统阶层测试。一个具有接脚对应于某独特晶片的焊接垫，可用于进接晶片上的所有凸块的测试接头(Socket)，可用来取代使用探针探测每个晶片上的焊接垫。经由凸块所进行的基频/射频测试会较为精准，这是因为此测试是于封装之后进行，可提供接近实际效能的测试结果，即可加强模拟的可靠性。因为凸块提供从集成电路的焊接垫到外界电路最短的路径，寄生效应的影响将为最低，因此不会有其他封装方法(例如丝焊法)所带来的巨大寄生效应影响。藉由直接于凸块上进行基频/射频测试，焊接垫损坏的风险也减少了许多。使用测试接头式的基频/射频测试方法可节省时间，因为晶片焊接垫不需要单独探测，而是可利用测试接头同时探测所有焊接垫。本测试方法不单可一次用一个测试接头探测，也可同时使用多个测试接头探测多个晶片。以测试接头取代探针之后，亦不需要探针设备的花费。其他的测试，例如功能测试，以及最终测试皆可于此阶段完成。设计周期即可缩短，因为有更可靠的模拟结果，以及因为合并所有的测试及封装阶段至单一阶段，而减少制造阶段的数量。